एन्क्रिप्शन में हार्डवेयर त्वरण की भूमिका

एन्क्रिप्शन एल्गोरिदम कम्प्यूटेशनल रूप से गहन होते हैं, खासकर जब डेटा की बड़ी मात्रा को संभालने या प्रति सेकंड हजारों लेनदेनों को संसाधित करने के लिए। आधुनिक माइक्रोप्रोसेसर सीपीयू से ऑफलोड क्रिप्टोग्राफिक ऑपरेशन के लिए समर्पित हार्डवेयर त्वरक को एकीकृत करते हैं, जिससे विलंबता और ऊर्जा खपत को काफी सुधार होता है। यह हार्डवेयर-स्तर समर्थन वास्तविक समय के अनुप्रयोगों जैसे वीडियो कॉन्फ्रेंसिंग, सुरक्षित वेब ब्राउज़िंग (TLS), पूर्ण डिस्क एन्क्रिप्शन और क्लाउड वातावरण में डेटाबेस एन्क्रिप्शन के लिए महत्वपूर्ण है।

AES-NI और संबंधित निर्देश सेट

इंटेल के उन्नत एन्क्रिप्शन मानक नए निर्देश (AES-NI) x86 प्रोसेसर में सबसे व्यापक रूप से अपनाया हार्डवेयर त्वरण सुविधाओं में से एक है। 2010 में पेश किया गया, AES-NI छह नए निर्देश प्रदान करता है जो AES राउंड्स (AES)) को एन्क्रिप्शन, डिक्रिप्शन और कुंजी विस्तार (AES-NI) एक ही घड़ी चक्र में करता है। बेंचमार्क्स से पता चलता है कि AES-NI सॉफ़्टवेयर-केवल कार्यान्वयन की तुलना में 10 से 15 के एक कारक द्वारा AES ऑपरेशन को तेज कर सकता है। AMD ने इसके साथ इसके साथ इसके साथ इसके साथ इसके साथ संगत समर्थन के साथ इसके साथ इसके लिए एक समान समर्थन है सर्वर, डेस्कटॉप और दोनों विक्रेताओं के मोबाइल प्रोसेसर।

Beyond AES, इंटेल भी अखंडता जांच और डिजिटल हस्ताक्षर में इस्तेमाल किया हैश कार्यों के लिए SHA एक्सटेंशन (SHA-NI) प्रदान करता है। ARM के क्रिप्टो एक्सटेंशन (ARMv8-A का हिस्सा) में AES, SHA-1, SHA-256 और सार्वजनिक कुंजी संचालन के लिए मॉड्यूलर अंकगणित के लिए समान हार्डवेयर समर्थन शामिल है। RISC-V प्रोसेसर, तेजी से IoT और किनारे उपकरणों में इस्तेमाल किया, एक क्रिप्टोग्राफिक एक्सटेंशन विनिर्देश (Scalar Crypto) है जो AES, SHA, और अन्य आदिमियों के लिए त्वरण को मानकीकृत करता है।

हार्डवेयर यादृच्छिक संख्या जेनरेटर (HRNGs)

सभी क्रिप्टोग्राफिक प्रोटोकॉल प्रमुख पीढ़ी, गैर-सीज़ और प्रारंभिकता वेक्टर के लिए अप्रत्याशित यादृच्छिक संख्या पर निर्भर करते हैं। सॉफ्टवेयर आधारित छद्म-रैंडम संख्या जनरेटर (पीआरएनजी) भविष्यवाणी के प्रति संवेदनशील हैं यदि ठीक से बीज नहीं किया जाता है। एचआरएनजी, कभी-कभी वास्तविक यादृच्छिक संख्या जनरेटर (TRNGs), थर्मल शोर, घड़ी जिटर या क्वांटम प्रभाव जैसे भौतिक घटनाओं से फसल एन्ट्रोपी कहा जाता है। ये सीधे माइक्रोप्रोसेसर मरने में एकीकृत होते हैं और NIST SP 800-90A / B / C जैसे मानकों का पालन करते हैं। उदाहरण के लिए, इंटेल के RDRAND ] और [FLT:]

विश्वसनीय निष्पादन वातावरण (टीई)

प्रोसेसर डिजाइन में एक मूलभूत बदलाव सुरक्षा-संवेदनशील कोड और डेटा को पृथक निष्पादन वातावरण में अलग-अलग अलग-अलग करने का अलगाव है। ट्रस्टेड एक्सेक्युशन एन्वायरमेंट्स (TEEs) हार्डवेयर-प्रबलित अलगाव प्रदान करते हैं जो समझौता ऑपरेटिंग सिस्टम या हाइपरविजर से अनुप्रयोगों की रक्षा करते हैं। TEEs अब मोबाइल उपकरणों, क्लाउड सर्वर और ऑटोमोटिव सिस्टम के अभिन्न हैं।

इंटेल सॉफ्टवेयर गार्ड एक्सटेंशन (SGX)

इंटेल SGX अनुप्रयोगों को एन्क्रिप्टेड मेमोरी क्षेत्र बनाने की अनुमति देता है जिसे एन्क्लेव कहा जाता है। प्रोसेसर एक्सेस कंट्रोल को लागू करता है ताकि विशेषाधिकार प्राप्त सॉफ़्टवेयर एन्क्लेव मेमोरी को पढ़ या लिख सके। एन्क्लेव के अंदर कोड अखंडता और गोपनीयता के साथ चलता है, जिससे SGX डिजिटल अधिकार प्रबंधन (DRM), एन्क्रिप्शन कुंजी और गोपनीय क्लाउड वर्कलोड की रक्षा के लिए उपयुक्त बनाता है। हालांकि, SGX ने बार-बार साइड-चैनल हमलों (जैसे, Foreshadow, SGAxe) का सामना किया है जो आंशिक रूप से इसकी सुरक्षा गारंटी को कम कर चुका है। इंटेल ने SGX2 और माइक्रोकोड पैच जैसे संशोधनों का जवाब दिया है, लेकिन यह तकनीक सख्त होने के लिए सक्रिय अनुसंधान के तहत बनी हुई है।

ARM TrustZone

2004 के बाद से कॉर्टेक्स-ए प्रोसेसर में उपलब्ध एआरएम के ट्रस्टज़ोन, सिस्टम को "सामान्य दुनिया" (समग्र ओएस) और "सुरक्षित दुनिया" (टीईई) में विभाजित करता है। प्रोसेसर मॉनिटर मोड के माध्यम से दुनिया के बीच स्विच करता है, और बस-स्तर संकेत सुरक्षित स्मृति तक पहुंचने से सामान्य दुनिया के परिधीय को रोकता है। ट्रस्ट का उपयोग बड़े पैमाने पर स्मार्टफोन में बायोमेट्रिक टेम्पलेट्स, भुगतान क्रेडेंशियल्स और डीआरएम कुंजियों को स्टोर करने के लिए किया जाता है। आधुनिक कार्यान्वयन, जैसे क्वालकॉमम की सुरक्षित प्रसंस्करण इकाई (SPU) और एप्पल के सुरक्षित एन्क्लेव (ARM कोर पर आधारित) समर्पित क्रिप्टोग्राफी हार्डवेयर और छेड़छाड़-प्रतिरोधी भंडारण के साथ ट्रस्टजोन का विस्तार किया जाता है।

AMD Secure Encrypted Virtualization (SEV)

AMD SEV आभासी मशीन (VM) मेमोरी को पारदर्शी रूप से एक समर्पित सुरक्षा प्रोसेसर (AMD सुरक्षित प्रोसेसर) का उपयोग करके एन्क्रिप्ट करता है। प्रत्येक VM अपनी एन्क्रिप्शन कुंजी प्राप्त करता है, इसलिए यहां तक कि हाइपरविजर अतिथि स्मृति को डिक्रिप्ट नहीं कर सकता है। SEV-ES (Encrypted स्टेट) CPU रजिस्टरों की रक्षा करता है, और SEV-SNP (Secure नेस्टेड पेजिंग) ने फिर से खेलने के हमलों को रोकने के लिए अखंडता की जांच की है। इस तकनीक को व्यापक रूप से Azure और Google क्लाउड जैसे क्लाउड प्रदाताओं द्वारा गोपनीय कंप्यूटिंग वातावरण प्रदान करने के लिए अपनाया जाता है।

सुरक्षित कुंजी संग्रहण और प्रावधान

एन्क्रिप्शन केवल क्रिप्टोग्राफ़िक कुंजी की सुरक्षा के रूप में मजबूत है। माइक्रोप्रोसेसरों में अब कुंजी एक्स्ट्रेशन को रोकने के लिए समर्पित सुरक्षित भंडारण और प्रावधान तंत्र शामिल हैं।

विश्वसनीय प्लेटफार्म मॉड्यूल (TPM) 2.0

TPM एक समर्पित चिप या फर्मवेयर आधारित मॉड्यूल (FTPM) है जो सुरक्षित रूप से क्रिप्टोग्राफिक कुंजी उत्पन्न करता है, स्टोर करता है और प्रबंधित करता है। TPM 2.0, ट्रस्टेड कम्प्यूटिंग ग्रुप (TCG) द्वारा मानकीकृत, एकाधिक क्रिप्टोग्राफिक एल्गोरिदम (RSA, ECC, SHA-256) का समर्थन करता है और सिस्टम अखंडता को सत्यापित करने के लिए सत्यापन क्षमता प्रदान करता है। आधुनिक प्रोसेसर अक्सर चिपसेट या फर्मवेयर में सीधे fTPM को एकीकृत करते हैं, लागत को कम करते हैं और गति में सुधार करते हैं। उदाहरण के लिए, AMD के प्लेटफॉर्म सुरक्षा प्रोसेसर (PSP) और इंटेल के प्लेटफॉर्म ट्रस्ट टेक्नोलॉजी (Intel PTT) अतिरिक्त हार्डवेयर के बिना TPM 2.0 को लागू करते हैं। TPM Windows BitLocker, Linux बूट डिस्क प्रक्रियाओं और LUK के लिए आवश्यक हैं।

उपभोक्ता उपकरणों में सुरक्षित एन्क्लेव

Apple की सुरक्षित एन्क्लेव प्रोसेसर (SEP) अपने स्वयं के सुरक्षित बूट, रॉम और एन्क्रिप्टेड मेमोरी के साथ एक समर्पित माइक्रोकंट्रोलर है। यह टच आईडी, फेस आईडी और Apple पे लेनदेन का प्रबंधन करता है, उन्हें मुख्य ऑपरेटिंग सिस्टम में उजागर किए बिना कुंजी सामग्री और बॉयोमीट्रिक डेटा को संभालता है। SEP एक AES इंजन, अंडाकार वक्र क्रिप्टोग्राफी (ECC), और एक समर्पित TRNG का उपयोग करता है। इसी तरह, Google के टाइटन M सुरक्षा चिप ऑन पिक्सेल फोन एंड्रॉइड सत्यापित बूट, लॉक स्क्रीन प्रमाणीकरण और सत्यापन के लिए एक सुरक्षित निष्पादन वातावरण प्रदान करता है। ये एन्क्लेव हार्डवेयर फायरवॉल द्वारा पृथक हैं और एप्लिकेशन प्रोसेसर द्वारा एक्सेस नहीं की जा सकती है।

उभरते हुए थ्रेट्स और काउंटरमेशर्स

चूंकि माइक्रोप्रोसेसर अधिक शक्तिशाली हो जाते हैं, हमलावरों ने हार्डवेयर से रहस्य निकालने के लिए नए तरीके विकसित किए हैं। साइड-चैनल हमलों, गलती इंजेक्शन और क्वांटम कंप्यूटिंग खतरों को सक्रिय डिजाइन में परिवर्तन की आवश्यकता होती है।

साइड चैनल आक्रमण

समय भिन्नता, बिजली की खपत, विद्युत उत्सर्जन, या कैश कंटेंटियन के माध्यम से क्रिप्टोग्राफिक ऑपरेशन लीक जानकारी। स्पेक्ट्रे और गलनांक (2018) ने प्रदर्शित किया कि आधुनिक सीपीयू में स्पेक्युलेटिव निष्पादन कर्नेल मेमोरी या अन्य प्रक्रियाओं में आयोजित संवेदनशील डेटा को लीक कर सकता है। शमन में माइक्रोकोड अपडेट, सॉफ्टवेयर बाधाएं (LFENCE, अटकलें नियंत्रण रजिस्टर), और इंटेल के रूप में हार्डवेयर पुनर्डिज़ाइन्स [FLT: 0]]] जैसे कि इंटेल के फ्लैट-वर्मिंग डिस्पैक्युलर (FLT: 1] और ARM की स्पेक्युलेशन बाधाएं शामिल हैं।

पोस्ट क्वांटम क्रिप्टोग्राफ़ी (PQC)

क्वांटम कंप्यूटर, एक बार पर्याप्त शक्तिशाली, शेर के एल्गोरिथ्म का उपयोग करके आरएसए और ईसीसी को तोड़ देगा। माइक्रोप्रोसेसर विक्रेता पहले से ही एनआईएसटी के पोस्ट क्वांटम क्रिप्टोग्राफी मानकीकरण परियोजना के साथ नए एल्गोरिदम जैसे CRYSTALS-Kyber] (कुंजी encapsulation) और ]CRYSTALS-Dilithium (डिजिटल हस्ताक्षर)] के साथ सहयोग कर रहे हैं। इंटेल ने भविष्य में Xeon प्रोसेसरों में PQC निर्देशों के लिए मूल समर्थन जोड़ने की योजना की घोषणा की है।

नियामक अनुपालन और उद्योग मानक

विनियमित उद्योगों में उपयोग किए जाने वाले माइक्रोप्रोसेसरों को FIPS 140-3 (U.S.), कॉमन क्रिट्रिया (ISO/IEC 15408) जैसे मानकों का पालन करना चाहिए, और स्थानीय डेटा संरक्षण कानून जैसे GDPR या CCPA. उदाहरण के लिए, FIPS 140-3 लेवल 2 और उससे अधिक को टैम्पर-evident कोटिंग्स और सुरक्षित कुंजी शून्यकरण की आवश्यकता होती है। हार्डवेयर विक्रेता अक्सर प्रमाणीकरण के लिए अपने प्रोसेसर प्रस्तुत करते हैं; एप्पल ए-सीरीज़ और M-सीरीज़ चिप्स, इंटेल ज़ेन स्केलेबल और एएमडी EPYC सभी अपने क्रिप्टोग्राफिक मॉड्यूल के लिए FIPS 140-2 या 140-3 प्रमाणीकरण रखते हैं। TCG भी दिशानिर्देशों को प्रकाशित करता है, और वैश्विकप्लेटफॉर्म संगठन ने अपने अंतर प्रोसेसर को प्रमाणित करने के लिए उनके अंतर को प्रमाणित करने से बचा लिया है।

भविष्य आउटलुक

माइक्रोप्रोसेसर डिजाइन के प्रक्षेपक सिलिकॉन स्तर पर सुरक्षा के गहरे एकीकरण की ओर इशारा करते हैं। होमोमोर्फिक एन्क्रिप्शन, जो एन्क्रिप्शन किए गए डेटा पर एन्क्रिप्शन किए बिना एन्क्रिप्शन की अनुमति देता है, अभी भी व्यावहारिक उपयोग के लिए बहुत धीमा है लेकिन समर्पित त्वरक अनुसंधान से लाभ। पूरी तरह से समरूप एन्क्रिप्शन (FHE) त्वरक FPGAs और ASIC पर प्रोटोटाइप किए जा रहे हैं, और भविष्य के सीपीयू में इंटेल-आधारित कंप्यूटरों की सुरक्षा के लिए विशिष्ट इकाइयों को शामिल किया जा सकता है।

अंततः, माइक्रोप्रोसेसर उद्योग एक "सटीक द्वारा सुरक्षा" दर्शन की ओर बढ़ रहा है जहां एन्क्रिप्शन और डेटा गोपनीयता वैकल्पिक बोल्ट-ऑन सुविधाओं लेकिन बुनियादी वास्तुशिल्प गुण नहीं हैं। चूंकि साइबर खतरे अधिक परिष्कृत हो जाते हैं, इसलिए उन्नत एन्क्रिप्शन और गोपनीयता प्रोटोकॉल का समर्थन करने के लिए माइक्रोप्रोसेसरों की क्षमता एक प्रतिस्पर्धी अंतर और प्रत्येक जुड़े डिवाइस के लिए तकनीकी आवश्यकता बनी रहेगी।

]विशेष कार्यान्वयन के बारे में अधिक जानकारी के लिए, इंटेल के सॉफ्टवेयर सुरक्षा मार्गदर्शन], ARM's ]Platform Security आर्किटेक्चर], और NIST's पोस्ट क्वांटम क्रिप्टोग्राफ़ी परियोजना ]].]]]]