उच्च गति वाले डिजिटल इंटरफेस को डिजाइन करने से संकेत अखंडता पर जोरदार ध्यान देने की मांग होती है ताकि त्रुटि-मुक्त डेटा संचरण को घड़ी दरों और डेटा के माध्यम से बढ़ा दिया जा सके। बहु-गिगाबिट गति पर, यहां तक कि एक मुद्रित सर्किट बोर्ड (PCB) लेआउट या घटक चयन में मामूली खामियां गंभीर संकेत गिरावट का कारण बन सकती हैं, जिसके परिणामस्वरूप बिट त्रुटियां, शोर मार्जिन कम हो सकती हैं, और सिस्टम अस्थिरता। इंजीनियर्स को उन तकनीकों का एक समग्र सेट को अपनाने की आवश्यकता होती है जो सावधानीपूर्वक रूटिंग और समाप्ति के लिए सामग्री चयन और प्रतिबाधा नियंत्रण से आती हैं। यह लेख उच्च गति वाले डिजिटल डिज़ाइनों में सिग्नल गिरावट को कम करने के लिए एक व्यापक गाइड प्रदान करता है, बुनियादी कारणों, सिद्ध शमन रणनीतियों और उन्नत सर्वोत्तम प्रथाओं को कवर करता है।

सिग्नल डिग्रेडेशन को समझना

सिग्नल गिरावट में डिजिटल सिग्नल के आयाम, समय या आकार में किसी भी बदलाव को शामिल किया गया है क्योंकि यह ड्राइवर से रिसीवर तक फैलता है। उच्च आवृत्तियों पर, परजीवी प्रभाव जो कम गति पर नकारात्मक हो जाते हैं। प्राथमिक तंत्रों में शामिल हैं:

  • ]Electromagnetic हस्तक्षेप (EMI) - बाह्य शोर स्रोतों ट्रांसमिशन लाइन में युग्मित।
  • Crosstalk – capacitive and inductive युग्मन between the आसन्न निशान.
  • ]Impedance discontinuity - ट्रेस विशेषता प्रतिबाधा और भार, स्रोत, या इंटरकनेक्ट के बीच बेमेल, जिससे प्रतिबिंब उत्पन्न होते हैं।
  • ]Skin प्रभाव और ढांकता हुआ नुकसान[ - उच्च आवृत्तियों पर, वर्तमान कंडक्टर की सतह पर केंद्रित है, बढ़ती प्रतिरोध, जबकि सब्सट्रेट गर्मी के रूप में ऊर्जा को अवशोषित करता है।
  • ]Simultaneous स्विचिंग शोर (SSN) - उच्च वर्तमान क्षणिक के कारण बिजली और जमीन के विमानों में वोल्टेज उतार-चढ़ाव।

इन कारकों में से प्रत्येक संकेत-टू-शोर अनुपात (SNR) और समय सीमा में कमी में योगदान देता है। विश्वसनीय संचालन के लिए, डिजाइनरों को यह सुनिश्चित करना चाहिए कि कुल गिरावट रिसीवर की निर्दिष्ट सीमा के भीतर बनी हुई है। इन तंत्रों को समझना प्रभावी प्रतिवाद को लागू करने की दिशा में पहला कदम है।

सिग्नल डिग्रेडेशन को कम करने के लिए कुंजी तकनीक

1. नियंत्रित प्रतिबाधा डिजाइन

पूरे सिग्नल पथ के साथ एक सुसंगत विशेषता प्रतिबाधा को बनाए रखना महत्वपूर्ण है। प्रतिबिंब किसी भी बिंदु पर होते हैं जहां तात्कालिक प्रतिबाधा में परिवर्तन, जैसे कि vias, कनेक्टर संक्रमण, या अनुचित रूप से समाप्त होता है। नियंत्रित प्रतिबाधा प्राप्त करने के लिए, डिजाइनर ट्रेस ज्यामिति को निर्दिष्ट करते हैं - चौड़ाई, संदर्भ विमान के ऊपर ऊंचाई, और ढांकता हुआ सामग्री की सापेक्ष परमिट (डीके) - क्षेत्र हलकों या अनुभवजन्य सूत्रों का उपयोग करते हुए।

आम संचरण लाइन में शीर्षता में माइक्रोस्ट्रिप (नीचे एक संदर्भ विमान के साथ बाहरी परत पर ट्रेस) और स्ट्रिपलाइन (दो संदर्भ विमानों के बीच सैंडविच) शामिल हैं। स्ट्रिपलाइन बेहतर परिरक्षण और कम क्रॉसस्टॉक प्रदान करता है लेकिन निर्माण लागत को जोड़ता है। स्टैकअप को पहले की योजना बनाई जानी चाहिए, और पीसीबी निर्माता को परीक्षण कूपन पर प्रतिबाधा सत्यापित करना चाहिए। एकल-अंत लाइनों के लिए विशिष्ट लक्ष्य प्रतिबाधा 50 Ω है, जबकि अंतर जोड़े अक्सर 90 Ω, 100 Ω, या 85 Ω को इंटरफ़ेस मानक (जैसे, यूएसबी 3.0, एचडीएमआई, पीसीआईई) के आधार पर लक्षित करते हैं।

प्रतिबाधा कैलकुलेटर या सिमुलेशन टूल (जैसे, ध्रुवीय Si9000, Ansys Q2D) का उपयोग आवश्यक ट्रेस चौड़ाई और रिक्ति को निर्धारित करने में मदद करता है। सोल्डर मास्क के प्रभाव पर विचार करना भी महत्वपूर्ण है - इसके ढांकता हुआ स्थिरांक 2-5 द्वारा प्रतिबाधा को कम कर सकते हैं। कई फैब्रेटर "ट्यून" स्टैकअप प्रदान करते हैं जहां आंतरिक परतें पूर्व-सत्यापित होती हैं। Texas इंस्ट्रूमेंट्स' सिग्नल अखंडता गाइड उच्च गति वाले डिजाइनों में प्रतिबाधा नियंत्रण के लिए एक विस्तृत संदर्भ प्रदान करता है।

2. उचित समाप्ति रणनीतियाँ

समाप्ति परिलक्षित संकेतों की ऊर्जा को अवशोषित करता है जो अन्यथा वापस और पीछे की यात्रा करेगा, जिससे रिंगिंग और ओवरशूट पैदा हो जाएगी। विकल्प स्थलाकृति और ड्राइवर विशेषताओं पर निर्भर करता है:

  • Series समाप्ति: ड्राइवर के उत्पादन प्रतिबाधा और लाइन की विशेषता प्रतिबाधा के बीच अंतर के बराबर श्रृंखला (चालक के पास) में रखा एक रोकनेवाला। आम तौर पर घड़ी या एकल-एंडेड संकेतों की तरह बिंदु से बिंदु-टू-पॉइंट लाइनों के लिए इस्तेमाल किया जाता है। यह वर्तमान ड्राइव को कम करता है और लोड पर प्रतिबिंब को सीमित करता है।
  • Parallel समाप्ति:] एक रोकनेवाला जमीन (या VCC) रिसीवर अंत में, लाइन प्रतिबाधा के लिए मिलान किया। लंबी लाइनों के लिए प्रभावी लेकिन डीसी शक्ति अपव्यय बढ़ जाती है।
  • AC समाप्ति:] एक श्रृंखला संधारित्र और रिसीवर पर प्रतिरोधी खींचें। यह एसी संकेत को समाप्त करते समय डीसी को अवरुद्ध करता है, बिजली के उपयोग को कम करता है; DDR स्मृति जैसे उच्च गति वाले बसों के लिए आदर्श।
  • Thevenin समाप्ति:] रिसीवर पर दो प्रतिरोधक (VCC में एक, जमीन पर एक) के बराबर समानांतर के साथ लाइन प्रतिबाधा के बराबर होता है। अक्सर अंतर संकेतन में या एक सामान्य मोड वोल्टेज सेट करने के लिए इस्तेमाल किया।

अंतर जोड़े के लिए, समाप्ति को जोड़ी में लागू किया जाना चाहिए (उदाहरण के लिए, सकारात्मक और नकारात्मक लाइनों के बीच 100 Ω प्रतिरोधी)। ठीक से समाप्त करने में विफल होना सिग्नल प्रतिबिंब मुद्दों का एक प्रमुख कारण है। Nog उपकरणों की समाप्ति तकनीकों पर लेख प्रत्येक विधि की व्यावहारिक तुलना प्रदान करता है।

3. विभेदक संकेत

विभेदक संकेतन दो पूरक निशान पर डेटा संचारित करता है - एक गैर-विज्ञापित, एक उलटा - रिसीवर के साथ वोल्टेज अंतर को संवेदन करता है। यह दृष्टिकोण उच्च गति इंटरफेस के लिए कई फायदे प्रदान करता है:

  • Common-mode अस्वीकृति: विद्युत चुम्बकीय हस्तक्षेप जोड़े समान रूप से दोनों लाइनों में और बाहर रद्द, शोर प्रतिरक्षा में सुधार।
  • Reduced EMI: समान लेकिन विपरीत धाराएं चुंबकीय क्षेत्र को रद्द करने, विकिरण उत्सर्जन को कम करने के लिए बनाई गई हैं।
  • ]उच्च शोर मार्जिन: रिसीवर छोटे वोल्टेज स्विंग का पता लगाता है, जिससे उच्च गति पर कम बिजली का संचालन होता है।

विभेदक जोड़े ऐसे USB 3.x, HDMI, DisplayPort, PCI Express, और ईथरनेट 10GBASE-T के रूप में मानकों के लिए बुनियादी हैं। प्रमुख लेआउट नियमों में शामिल हैं जोड़ी को कसकर युग्मित (नियंत्रित रिक्ति), कुछ मीलों के भीतर ट्रेस लंबाई (स्कू को कम करने के लिए), और 90 ° कोनों से बचना जो प्रतिबाधा बंद होने की वजह से। जोड़ी को एक निरंतर संदर्भ विमान पर ले जाना चाहिए, और परतों के बीच संक्रमण को संतुलित होने वाले माध्यमों की आवश्यकता होती है। Altium's अंतर जोड़ी मार्गनिर्देश अखंडता को बनाए रखने के लिए सबसे अच्छा प्रथाओं।

4. ट्रेस लम्बाई प्रबंधन और अनुकूलित लेआउट

शारीरिक लेआउट सीधे संकेत गिरावट को प्रभावित करता है। लघु निशान क्षीणन और देरी को कम करते हैं, लेकिन जटिल बोर्डों में, कभी-कभी अवरोधों के आसपास जाने के लिए आवश्यक होता है। निम्नलिखित प्रथाओं में संकेत की गुणवत्ता को संरक्षित रखने में मदद होती है:

  • Length मिलान: समानांतर बसों (DDR, MIPI) और अंतर जोड़े के लिए, देरी अंतर तिरछा का कारण बनता है। लंबाई मिलान करने के लिए सर्पेन्टाइन निशान का प्रयोग करें, लेकिन कम से कम तीन बार आपसी प्रवेश को कम करने के लिए ट्रेस चौड़ाई रखें।
  • ]] उपयोग के माध्यम से न्यूनतम: प्रत्येक के माध्यम से पैरासिटिक समाई और अधिष्ठापन शुरू होता है। उच्च गति संकेतों के लिए, स्टब के माध्यम से अप्रयुक्त को हटाने के लिए बैक-ड्रिलिंग का उपयोग करें, या परत संक्रमण के लिए माइक्रोविया को रोजगार दें।
  • ]Continuous referenceplanes: उच्च गति वाले निशान के नीचे जमीन या बिजली के विमान को काटने से बचें। गैप प्रतिबाधा की असमानता पैदा करते हैं और लूप की प्रेरण को बढ़ाते हैं। यदि एक विमान विभाजन अपरिहार्य है, तो केवल सिलाई संधारित्र या पुल के साथ इस पर संकेत को रूट करें।
  • Return पथ नियंत्रण: हाई स्पीड सिग्नलों को एक निकटवर्ती विमान पर सीधे उनके नीचे एक निर्बाध वापसी पथ होना चाहिए। कोई भी रुकावट (जैसे, जमीन के विमान में स्लॉट) वर्तमान को रोकने के लिए मजबूर करता है, अधिष्ठातापन और सिग्नल गिरावट को बढ़ाता है।
  • ]Keep out zones: उच्च गति वाले निशान और अन्य लाइनों या संवेदनशील एनालॉग संकेतों के बीच अलगाव बनाए रखें। अंगूठे का एक नियम स्वीकार्य क्रॉसटॉक कमी के लिए ट्रेस चौड़ाई (3W से 5W) का 3 से 5 गुना है।

PCB डिज़ाइन टूल जैसे मेंटर PADS, कैडेंस एलेग्रो, और अल्टिअम डिजाइनर में लंबाई, रिक्ति और प्रतिबाधा आवश्यकताओं को निर्धारित करने के लिए बाधा प्रबंधक शामिल हैं। उच्च गति लेआउट अनुकूलन पर आईईईईईईईईईईई पेपर सिमुलेशन-चालित लेआउट में आगे अंतर्दृष्टि प्रदान करते हैं।

अतिरिक्त सर्वोत्तम अभ्यास

ग्राउंडिंग और पावर इंटीग्रिटी

कम-प्रेरणा शक्ति वितरण स्थिर वोल्टेज स्तर और शोर में कमी के लिए आवश्यक है। बिजली और जमीन कनेक्शन के लिए एकाधिक थ्रू का उपयोग करें, और प्रत्येक आईसी के पावर पिन के करीब संधारित्रों को अलग करें। एक समर्पित ग्राउंड प्लेन और एक पावर प्लेन, न्यूनतम अलगाव के साथ, एक कम-अग्रिम पथ बनाता है। उच्च गति वाले इंटरफेस के लिए, डिजिटल स्विचिंग शोर से संवेदनशील एनालॉग डोमेन को अलग करने के लिए फेराइट माला का उपयोग करने पर विचार करें।

शील्डिंग और ईएमआई शमन

बाहरी परिरक्षण बाड़ों (cans) उच्च आवृत्ति ब्लॉक के आसपास विकिरण उत्सर्जन को कम करने और बाहरी ईएमआई के खिलाफ सुरक्षा को कम करते हैं। पीसीबी पर, ग्राउंडेड सिलाई के माध्यम से सुरक्षा निशान निकटवर्ती उच्च गति लाइनों के बीच एक ढाल प्रदान कर सकते हैं। विशेष रूप से शोर इंटरफेस जैसे घड़ी संकेत के लिए उन्हें विद्युत चुम्बकीय क्षेत्र को सीमित करने के लिए स्ट्रिपलाइन (दो विमानों के बीच) के रूप में मार्ग देते हैं।

सामग्री चयन

ढांकता हुआ सामग्री के गुण - मुख्य रूप से इसके अपव्यय कारक (डीएफ) और ढांकता हुआ स्थिर (डीके) - उच्च आवृत्तियों पर संकेत हानि को काफी प्रभावित करता है। मानक FR-4 में Df (0.02) है, जो 5 GHz से ऊपर ध्यान देने योग्य नुकसान का कारण बनता है। उच्च डेटा दरों (जैसे, 25 Gbps और परे), कम नुकसान वाली सामग्री जैसे रोजर्स 4350B या इसोला टैचीन की सिफारिश की जाती है। इन सामग्रियों में Dk भिन्नता कम होती है और बहुत कम Df होती है, जिसके परिणामस्वरूप कम क्षीणन और प्रतिबाधा के बेहतर नियंत्रण होता है।

सिमुलेशन और पूर्व लेआउट विश्लेषण

एक पीसीबी लेआउट के लिए प्रतिबद्ध होने से पहले, विभिन्न स्टैकअप, ट्रेस जियोमेटरीज़ और समाप्ति मूल्यों का मूल्यांकन करने के लिए पूर्व-लेआउट सिमुलेशन चलाएं। हाइपरलिंक, सिसॉफ्ट क्यूएसआई, या एंसिस SIwave जैसे उपकरण डिजाइनरों को एस-पैरामीटर और आंखों के आरेखों को मॉडल करने की अनुमति देते हैं। पोस्ट-लेआउट निष्कर्षण और सिमुलेशन समस्या स्पॉट की पहचान कर सकता है - जैसे कि विघटन या अत्यधिक क्रॉसटॉक - निर्माण से पहले, लागत में पुनर्विचार को बचाना। कई उच्च गति वाली परियोजनाएं अब हर चरण में सिग्नल अखंडता को मान्य करने के लिए "simulation-driven डिज़ाइन" प्रवाह को अपनाती हैं।

निष्कर्ष

न्यूनतम संकेत गिरावट के साथ उच्च गति वाले डिजिटल इंटरफेस को डिजाइन करने के लिए विद्युत इंजीनियरिंग सिद्धांतों और सावधान पीसीबी कार्यान्वयन का एक अनुशासित संयोजन की आवश्यकता होती है। नियंत्रित प्रतिबाधा, उचित समाप्ति, अंतर संकेतन और अनुकूलित लेआउट नींव बनाते हैं। बिजली की अखंडता, भौतिक पसंद और सिमुलेशन पर अतिरिक्त ध्यान तापमान और विनिर्माण विविधताओं में मजबूत प्रदर्शन सुनिश्चित करता है। चूंकि डेटा दरें चढ़ने के लिए जारी रहती हैं, ये तकनीकें केवल सर्वोत्तम प्रथाओं को नहीं बन जाती हैं, लेकिन विश्वसनीय प्रणाली संचालन के लिए आवश्यकताएं। यहां उल्लिखित तरीकों को लागू करके, डिजाइनर त्रुटि-मुक्त संचार प्राप्त कर सकते हैं और उनके उच्च गति वाले डिजिटल उत्पादों के जीवन चक्र को बढ़ा सकते हैं।