अंतर संकेतन के मूल

विभेदक संकेतन दो पूरक कंडक्टरों के बीच वोल्टेज अंतर के रूप में जानकारी संचारित करता है। एकल-एंडेड संकेतन के विपरीत, जो एक सामान्य जमीन का संदर्भ देता है, अंतर जोड़े equal और विपरीत वर्तमान प्रवाह पर भरोसा करते हैं। यह संतुलित वास्तुकला स्वाभाविक रूप से बाह्य विद्युत चुम्बकीय हस्तक्षेप (EMI) को रद्द कर देती है और विकिरण उत्सर्जन को कम करती है। दो निशान एक ट्रांसमिशन लाइन बनाते हैं जिसका प्रतिबाधा उनकी ज्यामिति, ढांकता हुआ गुणों और रिक्ति द्वारा परिभाषित किया जाता है। उच्च गति वाले इंटरफेस के लिए विशिष्ट अंतर प्रतिबाधा मान 100Ω (USB, ईथरनेट, PCIe) या 90 Ω (HDMI) के भीतर की निगरानी होती है।

अंतर जोड़ों के अंतर्निहित सामान्य मोड अस्वीकृति भी जमीन उछाल और बिजली आपूर्ति शोर को दबाती है। हालांकि, इन लाभों को गायब हो जाता है यदि जोड़ी लंबाई, रिक्ति या संदर्भ विमानों के युग्मन में विषम हो जाती है। इसलिए, हर डिजाइन निर्णय- स्टैक-अप चयन से लेकर प्लेसमेंट के माध्यम से- को पहले से ही ] इलेक्ट्रिक बैलेंस जोड़ी के ] को प्राथमिकता दी जाएगी।

क्रिटिकल डिजाइन पैरामीटर

विशेषता प्रतिबाधा

विभेदक प्रतिबाधा (Z diff) एक जोड़ी के दो निशानों के बीच मापा प्रतिबाधा है। यह ] पर निर्भर करता है, प्रत्येक ट्रेस के और उनके बीच पारस्परिक युग्मन। एक ठेठ माइक्रोस्ट्रिप संरचना के लिए, Z diff ≈ 2 × Z odd, जहां Z odd, अन्य विपरीत रूप से संचालित के साथ एक निशान की प्रतिबाधा है। नियंत्रित प्रतिबाधा को ट्रेस चौड़ाई (W), ट्रेस मोटाई (T), ढांकता हुआ ऊंचाई (H), और ट्रेस स्पेसिंग (S) के सटीक नियंत्रण की आवश्यकता होती है। फील्ड सोल्युलर या बंद-फॉर्म समीकरण (e2) के साथ हमेशा।

ट्रेस ज्यामिति और स्पेसिंग

अंतर जोड़ी रूटिंग मांग ] कंसिस्टेंट स्पेसिंग पूरे पथ के साथ। S में बदलाव अजीब मोड प्रतिबाधा और युग्मन कारक दोनों को बदल देता है। एक आम गलती कनेक्टर या पैड के पास प्रशंसक आउट को आसानी से दूरी पर रखने के लिए है। इसके बजाय, लक्ष्य S को 5-10 मिमी के भीतर तक बनाए रखें, फिर धीरे-धीरे टेपर। समान रूप से महत्वपूर्ण ट्रेस चौड़ाई है: संकीर्ण निशान प्रतिरोधक हानि को बढ़ाते हैं और डीसी प्रतिरोध को बढ़ाते हैं, जो कम वोल्टेज अंतर संकेतन (LVDS) अनुप्रयोगों में वोल्टेज ड्रॉप का कारण बन सकते हैं। अधिकांश FR-4-आधारित डिजाइनों के लिए, एक चौड़ाई 100-10 मिलियन है।

विद्युतीय सामग्री चयन

पीसीबी सब्सट्रेट की सापेक्ष परमिट ( r) सीधे प्रतिबाधा को प्रभावित करती है। स्टैंडर्ड FR-4 में 4.2-4.5 (रेशम की सामग्री और कांच की शैली पर निर्भर करता है) का É r होता है, लेकिन इसकी हानि स्पर्श (0.015-0.025) बहु-GHz आवृत्तियों पर क्षीणन को जोड़ती है। 5 जीबीपीएस से ऊपर के सीरियल लिंक के लिए, इसोला 370HR, रोजर्स 4350B, या मेगट्रॉन 6 जैसे कम-लाभ वाले टुकड़े पर विचार करें। ये सामग्री तंग r सहिष्णुता (± 0.05) और कम अपव्यय कारकों की पेशकश करती है, जो सिग्नल वृद्धि के समय में सुधार करती है और जिटर को कम करती है।

लेआउट और रूटिंग सर्वश्रेष्ठ अभ्यास

समरूपता और लंबाई मिलान

एक अंतर जोड़ी होना चाहिए geometrically symmetric ड्राइवर से रिसीवर तक. किसी भी लम्बाई में गलतियां तिरछी हुई होती हैं, जो अंतर संकेत के एक हिस्से को आम मोड शोर में बदल देती है. आम मोड शोर बिजली आपूर्ति और विकिरण EMI में जोड़े. आवश्यक होने पर केवल सर्पटाइन देरी लाइनों का प्रयोग करें, और प्रत्येक सर्पटाइन सेगमेंट के आयाम और पिच छोटे (जैसे, 2-3 गुना ट्रेस चौड़ाई) को प्रतिबाधा बंद होने से बचने के लिए रखें. गीगाबिट-रेट संकेतों के लिए 0.5 मिमी के भीतर मैच की लंबाई; बहु-gigabit लिंक (e.p.p.) के लिए, जेन.

बंदी से बचना

तीव्र 90 डिग्री मोड़ कोने पर ट्रेस चौड़ाई को बढ़ाते हैं, जिससे स्थानीय प्रतिबाधा ड्रॉप होता है। इसके बजाय, 45 ° chamfered कोनों या एक त्रिज्या ≥3 × ट्रेस चौड़ाई के साथ घुमावदार आर्क्स का उपयोग करें। जहां झुकना अपरिहार्य है, प्रभावी ट्रेस चौड़ाई को संरक्षित करने के लिए मिटर मुआवजा जोड़ें। संदर्भ विमान में शून्य पर अंतर जोड़े को रूट करने से बचें (जैसे, एंटीपैड के माध्यम से आसपास के अंतराल), क्योंकि ये प्रतिबाधा टक्कर टक्कर और वापसी-पथ की असमानता।

Via Design and Management

जब एक अंतर जोड़ी को परतों को बदलना होगा, तो दोनों को एक साथ निशान रखना चाहिए और उपयोग करना ग्राउंड सिलाई vias] संक्रमण के पास एक कम-प्रेरणा वापसी पथ प्रदान करने के लिए संक्रमण के पास। इस जोड़ी के संबंध में सममित रूप से vias रखें। स्टब (बैल के माध्यम से इस्तेमाल किया गया हिस्सा) एक अनुनाद गुहा के रूप में कार्य करता है; 10 जीबीपीएस से ऊपर संकेतों के लिए वापस ड्रिल या अंधा / दफन विकर्षक का उपयोग करता है। एंटीपैड के माध्यम से, छोटी ड्रिल व्यास का उपयोग करें जो संतोषजनकता के लिए संतुष्ट है, और एंटीपैड निकासी सुनिश्चित करता है कि ट्रांसमिशन लाइन के समान प्रतिबाधा बनाए रखा गया है।

ग्राउंड रिटर्न पथ की अखंडता

विभेदक संकेतों को एक निरंतर संदर्भ विमान (भूमि या शक्ति) की आवश्यकता होती है जो सीधे जोड़ी के नीचे होती है। उस विमान पर रिटर्न करंट प्रवाह, जो विभिन्न क्षेत्रों में अंतर धाराओं को प्रतिबिंबित करता है। एक स्प्लिट प्लेन या एक अंतर जो जोड़ी बलों के तहत धारा को अलग करने के लिए वर्तमान में वापस आती है, जिससे लूप इंडक्शन और सामान्य मोड रूपांतरण बढ़ जाता है। सिग्नल की अखंडता को बनाए रखने के लिए, ] विमान विभाजनों में कभी भी अंतर जोड़े नहीं हैं ]। यदि एक विभाजन अपरिहार्य है, तो सिलाई संधारित्र (100 nF-1 μF) के साथ अंतर को पुल करें या एक समर्पित ग्राउंड द्वीप का उपयोग करें।

सामान्य उच्च-गति इंटरफेस और उनकी आवश्यकताएँ

Interface Data Rate Target Z_diff (Ω) Key Concerns
USB 2.0 480 Mbps 90 Ω (±15%) Skew ≤50 ps, avoid long stubs
USB 3.0/3.1 5 / 10 Gbps 90 Ω (±10%) Length mismatch ≤5 mil, AC‑coupling caps
Gigabit Ethernet (1000BASE‑T) 1 Gbps 100 Ω (±10%) Four pairs, crosstalk management
PCIe Gen3/Gen4 8 / 16 GT/s 100 Ω (±10%) AC‑coupling caps, tight skew
HDMI 2.0 6 Gbps per lane 100 Ω (±10%) Four differential pairs, length matching within ±20 mil
LVDS (general) Up to 3.125 Gbps 100 Ω (±10%) Termination resistor integrated or external

सटीक आवश्यकताओं के लिए विशिष्ट मानक के अनुपालन दस्तावेजों का परामर्श करें। उदाहरण के लिए, USB 3.0 विनिर्देश विस्तृत अंतर प्रतिबाधा और जिटर बजट प्रदान करता है।

सिग्नल की अखंडता के लिए उन्नत तकनीक

विभेदक जोड़ी Skew मुआवजा

स्कू मुआवजा सर्पेन्टाइन देरी को जोड़ने तक सीमित नहीं है। सक्रिय डेस्क्यू सर्किट कुछ SerDes (serializer / डेसेरियाई) उपकरणों में मौजूद हैं, लेकिन वे केवल एक निश्चित सीमा तक स्थिर धुंध के लिए सही हो सकते हैं। सर्वोत्तम परिणामों के लिए, TDR (टाइम-डोमेन परावर्तन) माप के लिए प्रोटोटाइप बोर्डों पर माप का पता लगाने के लिए। सॉफ्टवेयर-आधारित देरी ट्यूनिंग का उपयोग लेआउट चरण में: प्रभावी विद्युत लंबाई बदलने या ठीक मिलान प्रचार देरी से करने के लिए ट्रेस मेलंडरिंग को समायोजित करने के लिए परत का उपयोग करें।

गार्ड ट्रेस और सिलाई विला

घने डिजाइनों में, एक अंतर जोड़ी के दोनों तरफ रखा गार्ड ट्रेस (जमीन तांबा निशान) आक्रामक संकेतों से क्रॉसटॉक को कम कर सकता है। हालांकि, गार्ड ट्रेस भी कैपेसिटिव लोडिंग को बढ़ाते हैं और अगर पर्याप्त जगह नहीं है तो प्रतिबाधा को कम कर सकते हैं। एक नियम के रूप में, गार्ड ट्रेस को कम से कम 3 × निशान चौड़ाई को जोड़ी से दूर रखें। λ/20 अंतराल पर गार्ड ट्रेस के माध्यम से सिलाई (जैसे, 1 गीगाहर्ट्ज संकेत के लिए प्रत्येक 0.5) उच्च आवृत्तियों के लिए जमीन की संभावित पर गार्ड रहता है।

संदर्भ प्लेन निरंतरता और एंटीपैड क्लीयरेंस

अंतर के माध्यम से, एंटीपैड क्लीयरेंस (पैड और तांबे के डालने के माध्यम से अंतर) को माइक्रोस्ट्रिप या स्ट्रिपलाइन के रूप में समान विषम मोड प्रतिबाधा को संरक्षित करने के लिए डिज़ाइन किया जाना चाहिए। इष्टतम पैड आकार, ड्रिल व्यास और एंटीपैड व्यास को निर्धारित करने के लिए कैलकुलेटर के माध्यम से एक अंतर का उपयोग करें। जमीन के माध्यमों के साथ वायस को समान रूप से एक समाक्षीय-जैसे संक्रमण प्रदान करने के लिए रखा गया। यह तकनीक 25 जीबीपीएस + एनआरजेड या पीएएम 4 सिग्नलिंग के लिए विशेष रूप से महत्वपूर्ण है।

उपकरण और सिमुलेशन

आधुनिक पीसीबी डिजाइन सूट (Altium डिजाइनर, कैडेंस एलेग्रो, KiCad 8+, Mentor PADS) ने निर्मित अंतर जोड़ी के रूटिंग विज़ार्ड्स को प्रदान किया है जो वास्तविक समय की चौड़ाई / स्पेसिंग नियमों को लागू करते हैं। पूर्व-लेआउट प्रतिबाधा कैलकुलेटर, जैसे कि सिमबेर या मुफ्त Altium विभेदक जोड़ी प्रतिबाधा कैलकुलेटर , आपको रूटिंग से पहले आवश्यक आयामों का अनुमान लगाने की अनुमति देता है। पोस्ट-लेआउट सत्यापन में शामिल होना चाहिए:

  • 3D पूर्ण लहर सिमुलेशन (HFSS, CST माइक्रोवेव स्टूडियो) महत्वपूर्ण जाल के लिए।
  • संक्रमण के माध्यम से हाइब्रिड फील्ड सॉल्यूलेटर (Q3D एक्स्ट्रेक्टर)।
  • SPICE या IBIS-AMI सिमुलेशन रिसीवर पर आंखों के आरेखों का मूल्यांकन करने के लिए।

कई फैब्रेटर उत्पादन पैनल पर नियंत्रित प्रतिबाधा परीक्षण कूपन प्रदान करते हैं। अपने पीसीबी निर्माता से प्रतिबाधा परीक्षण रिपोर्ट का अनुरोध करने के लिए यह पुष्टि करें कि गढ़े हुए स्टैक-अप आपके लक्ष्य मूल्यों को पूरा करता है। IPC-2141A मानक नियंत्रित प्रतिबाधा डिजाइन और माप के लिए एक मूल्यवान संदर्भ है।

निष्कर्ष

उच्च गति अंतर जोड़ी रूटिंग ट्रांसमिशन लाइन सिद्धांत, भौतिक गुणों और लेआउट पैरासिटिक्स की समग्र समझ की मांग करता है। लगातार ट्रेस ज्यामिति को बनाए रखने के द्वारा, एक निरंतर संदर्भ विमान सुनिश्चित करना, और ध्यान से संक्रमणों को प्रबंधित करना, डिजाइनर बहु गीगाबिट डेटा दरों तक मजबूत सिग्नल अखंडता को प्राप्त कर सकते हैं। अपने फैब्रेटर और प्रारंभिक चरण क्षेत्र-सॉल्वर सिमुलेशन के साथ नियमित सहयोग से लागत को फिर से स्पिन करने में मदद करता है। यहां उल्लिखित दिशानिर्देशों का पालन करते हुए - विशेष रूप से प्रतिबाधा नियंत्रण, लंबाई मिलान और जमीन वापसी पथ अखंडता के बारे में - विश्वसनीय, ईएमआई-संगत उत्पाद तैयार करेगा जो आज की उच्च गति डिजिटल प्रणालियों की प्रदर्शन उम्मीदों को पूरा करते हैं।