Table of Contents
नियंत्रण प्रणाली की स्थिरता औद्योगिक रोबोट से लेकर स्वायत्त वाहनों तक सभी चीजों के सुरक्षित और कुशल संचालन के लिए मूलभूत है। दो अंतर-संबंधित पैरामीटर जो इस स्थिरता को गंभीर रूप से प्रभावित करते हैं, नियंत्रक नमूना दर और कम्प्यूटेशनल देरी होती है। हालांकि अक्सर अलग-अलग माना जाता है, उनका संयुक्त प्रभाव एक अच्छी तरह से बांधे गए प्रतिक्रिया और विनाशकारी दोलन के बीच अंतर बना सकता है। यह लेख एक गहन रूप प्रदान करता है कि नमूना दर और देरी प्रभाव प्रणाली स्थिरता, वास्तविक समय नियंत्रण प्रणाली को डिजाइन करने वाले इंजीनियरों के लिए व्यावहारिक मार्गदर्शन प्रदान करता है।
डिजिटल नियंत्रण में नमूना दर के मूल
किसी भी डिजिटल नियंत्रण प्रणाली में, नियंत्रक सेंसर माप को पढ़ता है, एक नियंत्रण कार्रवाई का मुकाबला करता है, और असत अंतराल पर एक कमांड को आउटपुट करता है। इन अद्यतनों की आवृत्ति कंट्रोलर नमूना दर , आम तौर पर हेर्ट्ज (Hz) में व्यक्त या नमूना समय T]]]s] (प्रति नमूना सेकंड) नमूना दर निर्धारित करती है कि कितनी बार नियंत्रक प्रक्रिया चर में बदलाव के लिए प्रतिक्रिया कर सकता है। एक उच्च नमूना दर आम तौर पर नियंत्रक को तेजी से गतिशीलता ट्रैक करने और प्रभावी ढंग से गड़बड़ी को अस्वीकार करने की अनुमति देती है।
The Nyquist-Shannon Sampling Theorem
नमूना दर पर एक मूलभूत बाधा ]] से आती है Nyquist-Shannon नमूना theorem]: एक सतत संकेत को सही ढंग से फिर से बनाने के लिए, नमूना आवृत्ति कम से कम दो बार उच्चतम आवृत्ति घटक संकेत में मौजूद होना चाहिए। नियंत्रण प्रणाली में, इसका मतलब है कि नमूना दर प्रणाली के बंद लूप बैंडविड्थ से दोगुना अधिक होना चाहिए। इस सीमा के नीचे गिरने से आहत होता है, जहां उच्च आवृत्ति संकेत कम आवृत्ति वाले विकारों के रूप में मस्जिद, स्थिरता और प्रदर्शन को कम करना चाहिए। इंजीनियर्स ने आम तौर पर नमूना दर 10 से 20 गुना अधिक गुना निर्धारित की है।
Nyquist criterion में एक गहरी गोता के लिए, का उल्लेख करें Nyquist-Shannon नमूना theorem] पर विकिपीडिया लेख।
कम्प्यूटेशनल विलंब: स्रोत और मापन
कम्प्यूटेशनल देरी, अक्सर इनपुट-आउटपुट विलंबता या मृत समय कहा जाता है, तब से समाप्त होने का समय होता है जब तक कि संबंधित नियंत्रण आउटपुट लागू होने तक सेंसर माप का नमूना लिया जाता है। यह देरी कई स्रोतों से उत्पन्न होती है:
- ]सेंसर अधिग्रहण और रूपांतरण देरी: एनालॉग सेंसर संकेतों (ADC रूपांतरण) को अंकित करने का समय।
- Communication latency: बसों (CAN, ईथरनेट, SPI) या वायरलेस लिंक पर विलंब।
- प्रोसेसर गणना समय: नियंत्रण एल्गोरिदम, फ़िल्टरिंग और तर्क के लिए निष्पादन समय।
- Output रूपांतरण देरी: डिजिटल-टू-अनालॉग (DAC) सेटलिंग समय या actuator ड्राइवर देरी.
कम्प्यूटेशनल देरी को अक्सर नमूना अवधि के एक अंश के रूप में व्यक्त किया जाता है T]]]s]. कई वास्तविक समय में कार्यान्वयन में, कुल देरी को एक नमूना अवधि (या कम) माना जाता है, लेकिन व्यवहार में यह प्रोसेसर लोड, बाधित हैंडलिंग और शेड्यूलिंग जिटर के साथ भिन्न हो सकता है।
चरण मार्जिन पर प्रभाव
विलंब संकेत की आवृत्ति के लिए एक समान चरण अंतराल पेश करता है। एक सरल समय देरी के लिए } , आवृत्ति पर चरण अंतराल ] ]] = − ]]}, ]]]]]] radians. एक नियंत्रण लूप में, यह अतिरिक्त चरण अंतराल चरण मार्जिन को कम करता है, एक प्रमुख स्थिरता मीट्रिक. 30 डिग्री से कम एक चरण मार्जिन अक्सर एक खराब डंप्ड यारी लूप दोलन में देरी होती है।
स्थिरता पर नमूना दर और विलंब का इंटरप्ले
नमूना दर और कम्प्यूटेशनल देरी स्वतंत्र नहीं हैं नमूना दर (]T s]]) को बढ़ाने के लिए आम तौर पर प्रति-नमूना देरी को कम करता है लेकिन कम्प्यूटेशनल लोड को बढ़ा सकता है, जिससे संभावित रूप से पूर्ण समय में कुल देरी को बढ़ा दिया जा सकता है। इसके विपरीत, नमूना दर को कम करने से कम्प्यूटेशनल बोझ कम हो जाता है लेकिन माप और नियंत्रण कार्यों के बीच विलंबता बढ़ जाती है, जिससे प्रतिक्रियात्मकता को चोट पहुंच सकती है।
एक असतकालिक नियंत्रण परिप्रेक्ष्य से, सिस्टम के व्यवहार का विश्लेषण ]z-transform] और root locus तकनीक का उपयोग करके किया जाता है। बंद लूप पोल नमूना समय और देरी दोनों के साथ चलते हैं। अंगूठे का एक नियम यह है कि स्थिरता के लिए स्थिर समय के बारे में एक दसवां से कम होना चाहिए। कई पाठ्यपुस्तकों में, allowable देरी बजट को नमूना अवधि के एक अंश के रूप में व्यक्त किया जाता है; आक्रामक नमूना सीमा से अधिक तक पहुंच सकता है।
चरण-लाग मुआवजा और फ़िल्टरिंग
डिजाइनर कभी-कभी देरी के प्रभावों का मुकाबला करने के लिए चरण-लीड मुआवजा या स्मिथ पूर्वानुमानकर्ताओं को रोजगार देते हैं। हालांकि, इन तरीकों की सीमाएं हैं। उदाहरण के लिए, एक स्मिथ भविष्यवक्ता एक सटीक संयंत्र मॉडल पर निर्भर करता है; मॉडलिंग त्रुटियों में अस्थिरता हो सकती है। एंटी-आश्चर्यजनक फिल्टर, जबकि आवश्यक, चरण अंतराल को भी पेश करते हैं और देरी बजट में जवाब दिया जाना चाहिए।
व्यावहारिक डिजाइन दिशानिर्देश और व्यापार-बंद
नमूना दर और देरी का अनुकूलन एक बहु-उद्देश्यीय समस्या है। निम्नलिखित तालिका में व्यापार-बंदों को संक्षेप में प्रस्तुत किया गया है:
| Parameter | High Value | Low Value |
|---|---|---|
| Sample Rate | Faster response, better disturbance rejection, higher computational load, tighter delay budget | Lower computational load, larger phase margin erosion per delay, increased quantization error |
| Computational Delay | Degrades phase margin, limits achievable bandwidth, may require compensation | Better stability, allows higher sample rates, more expensive hardware |
सिस्टम डायनेमिक्स के आधार पर नमूना दर का चयन करना
एक व्यवस्थित दृष्टिकोण प्रणाली की प्राकृतिक आवृत्ति और वांछित बंद लूप बैंडविड्थ की पहचान करने के साथ शुरू होता है। दूसरे क्रम प्रणालियों के लिए, नमूना दर कम से कम 10 गुना undamped प्राकृतिक आवृत्ति होना चाहिए। सेंसर शोर के साथ सिस्टम के लिए, ओवरसैम्पलिंग और डिसीमेशन नियंत्रण लूप नमूना दर को बढ़ाने के बिना रिज़ॉल्यूशन में सुधार कर सकते हैं। इंजीनियर्स को नमूना अंतराल के भीतर नियंत्रण एल्गोरिदम को निष्पादित करने की क्षमता पर भी विचार करना चाहिए; यह अक्सर नमूना दर पर ऊपरी सीमा को निर्धारित करता है।
Computational Delay
देरी को कम करने के लिए:
- Deterministic निष्पादन (जैसे फील्ड प्रोग्राम करने योग्य गेट सरणी, FPGAs, या वास्तविक समय ऑपरेटिंग सिस्टम, RTOS) के साथ हार्डवेयर का उपयोग करें।
- गणितीय संचालन को कम करके कोड का अनुकूलन (जैसे, निश्चित बिंदु अंकगणित, लुकअप टेबल)।
- अभिकलन के साथ पाइपलाइन सेंसर अधिग्रहण जहां संभव हो।
- कम विलंबता (जैसे, I2C के बजाय QSPI) के साथ संचार प्रोटोकॉल का चयन करें।
वास्तविक समय निर्धारण पर एक व्यावहारिक संसाधन ]OSDev के रियल टाइम सिस्टम पेज से उपलब्ध है।
स्थिरता विफलता में केस स्टडीज
रोबोटिक्स: उच्च बैंडविड्थ टोक़ नियंत्रण
सहयोगी रोबोट में, टॉर्क कंट्रोल लूप अक्सर 1-10 kHz पर चलते हैं। 50 माइक्रोसेकेंड (0.05 ms) की एक कम्प्यूटेशनल देरी पहले से ही 100 हर्ट्ज पर 0.5 डिग्री चरण अंतराल शुरू करती है, जिससे कई डिग्री तक चरण मार्जिन को कम किया जा सकता है। यदि प्रोसेसर ओवरलोड हो जाता है और लूप टाइम बदलता है, तो परिणामस्वरूप जिटर सीमित चक्र या श्रव्य कंपन का कारण बन सकता है। डिजाइनरों को सावधानीपूर्वक प्रोफ़ाइल खराब-मामती निष्पादन समय होना चाहिए और टाइमिंग मार्जिन जोड़ना चाहिए।
एयरोस्पेस: उड़ान नियंत्रण Actuation
उड़ान नियंत्रण प्रणाली (फ्लाई-बाय-वायर) को बेहद नियत समय की आवश्यकता होती है। 400-800 हर्ट्ज की नमूना दरें आम हैं, और कुल लूप देरी को 2-3 मिलीसेकेंड के तहत होना चाहिए। एक धीमी बस या भारी सीपीयू लोड के कारण सिर्फ एक अतिरिक्त मिलीसेकेंड की देरी से कुछ विमान प्रोटोटाइप में पायलट-प्रेरित दोलन (पीआईओ) का नेतृत्व किया है। कठोर परीक्षण और हार्डवेयर-इन-द-लूप सिमुलेशन अनिवार्य हैं।
आगे पढ़ने के लिए उड़ान नियंत्रण स्थिरता मार्जिन पर, देखें NASA तकनीकी रिपोर्ट सर्वर: हैंडलिंग क्वालिटीज़ एंड स्टेबिलिटी मार्जिन].
उन्नत विचार: चर नमूना दरें और बहु-रेट सिस्टम
कुछ आधुनिक नियंत्रक प्रोसेसर लोड को अनुकूलित करने के लिए परिवर्तनीय नमूना दरों का उपयोग करते हैं, लेकिन यह अप्रत्याशितता पेश करता है। मल्टी-रेट सिस्टम विभिन्न नियंत्रण लूप्स (जैसे, तेज आंतरिक वर्तमान लूप, धीमी बाहरी स्थिति लूप) के लिए विभिन्न नमूना दरों को नियोजित करते हैं। दरों के बीच संपर्क और देरी की बातचीत को मल्टीरेट जेड-ट्रांसफॉर्म तरीकों का उपयोग करके सावधानीपूर्वक विश्लेषण किया जाना चाहिए।
स्थिरता पर जेटर और इसका प्रभाव
नमूना अंतराल या देरी में जेटर - परिवर्तन - एक निश्चित देरी से अधिक हानिकारक हो सकता है क्योंकि यह गैर-रेखीयता पेश करता है और उच्च आवृत्ति मोड को उत्तेजित कर सकता है। प्रीम्पटिव शेड्यूलिंग के साथ रीयल-टाइम ऑपरेटिंग सिस्टम जिटर को कम कर सकते हैं, लेकिन सावधानीपूर्वक प्राथमिकता असाइनमेंट और बाधित हैंडलिंग महत्वपूर्ण हैं। हार्ड रियल टाइम सिस्टम के लिए, एक हार्डवेयर टाइमर का उपयोग करके नमूनाकरण को समाप्त करने के लिए सॉफ्टवेयर जिटर को समाप्त करता है।
निष्कर्ष
नियंत्रक नमूना दर और कम्प्यूटेशनल देरी जुड़वां लीवर हैं जो इंजीनियरों को स्थिर, उच्च प्रदर्शन नियंत्रण प्राप्त करने के लिए संतुलन होना चाहिए। एक उच्च नमूना दर उत्तरदायीता में सुधार करती है लेकिन देरी बजट को कसती है और कम्प्यूटेशनल मांग को बढ़ाती है। अतिरिक्त देरी erodes चरण मार्जिन, संभावित रूप से दोलनों या अस्थिरता के लिए अग्रणी है। Nyquist मानदंड, चरण मार्जिन यांत्रिकी और हार्डवेयर और सॉफ्टवेयर के व्यावहारिक बाधाओं को समझकर, डिजाइनर उपयुक्त नमूना दरों का चयन कर सकते हैं, सावधान कार्यान्वयन के माध्यम से देरी को कम कर सकते हैं, और सिमुलेशन और प्रयोग दोनों का उपयोग करके स्थिर स्थिरता को मान्य कर सकते हैं। अंततः, एक मजबूत नियंत्रण प्रणाली एक है जहां नमूना दर, देरी और एल्गोरिदम जटिलता को लागू करने की आवश्यकताओं को पूरा करने के लिए तैयार किया जाता है।
उन लोगों के लिए जो अधिक गणितीय उपचार की तलाश में हैं, आईईईई कंट्रोल सिस्टम सोसाइटी असतकाल देरी प्रणाली पर कागज प्रकाशित करती है; एक उदाहरण है "प्रवेश देरी के साथ नमूना-Data Control System की स्थिरता विश्लेषण"]।