हाई स्पीड डिजिटल पीसीबी ट्रेसीस में सिग्नल प्रतिबिंब को कम करने की तकनीक

उच्च गति डिजिटल सर्किट डिजाइन में, सिग्नल की अखंडता को बनाए रखने के लिए विश्वसनीय डेटा ट्रांसमिशन प्राप्त करने की सर्वोपरि है। सबसे अधिक आक्रामक और विघटनकारी मुद्दों में संकेत प्रतिबिंब है - एक संकेत के आंशिक उछाल-बैक जब यह एक पीसीबी ट्रेस के साथ एक प्रतिबाधा बंद होने का सामना करता है। बाएं अचेक किए गए, प्रतिबिंब रिंगिंग, ओवरशूट, अंडरशूट और बढ़ी हुई विद्युत चुम्बकीय हस्तक्षेप (ईएमआई), अंततः बिट त्रुटियों और सिस्टम विफलताओं के लिए अग्रणी है। चूंकि घड़ी आवृत्तियों में वृद्धि और किनारे की दर तेज हो जाती है, यहां तक कि मिलीमीटरट्रिक धुंध प्रदर्शन को कम कर सकती है। यह लेख प्रतिबिंबों की भौतिकी का विवरण देता है और पीसीबी पूरी डिजाइन प्रक्रिया को कम करने के लिए साबित, व्यावहारिक तकनीकों को प्रस्तुत करता है।

सिग्नल प्रतिबिंब को समझना

एक पीसीबी ट्रेस एक ट्रांसमिशन लाइन के रूप में व्यवहार करता है जब संकेत का वृद्धि का समय ट्रेस के साथ प्रचार देरी से कम होता है (आमतौर पर जब ट्रेस की लंबाई सिग्नल की विद्युत लंबाई के एक-तिहाई से अधिक होती है)। ऐसे मामलों में, संकेत का वोल्टेज और वर्तमान विद्युत चुम्बकीय तरंग के रूप में प्रचारित होता है, जो ट्रेस और उसके रिटर्न पथ द्वारा निर्देशित होता है। इस तरंग द्वारा देखी गई तात्कालिक प्रतिबाधा ज्यामिति और भौतिक गुणों द्वारा निर्धारित ट्रेस की विशेषता प्रतिबाधा (Z0) है। जब भी लहर एक निरंतरता का सामना करती है - Z0 में एक बदलाव - जंक्शनों पर, = खुली वोल्टेज (Z0) का प्रतिबिंब (a) = 0Z लोड)।

प्रतिबिंबों के कारण लाइन के साथ रचनात्मक और विनाशकारी हस्तक्षेप होता है, विकृत संकेत तरंगों का उत्पादन होता है जो टाइमिंग बजट और लॉजिक थ्रेसहोल्ड्स का उल्लंघन कर सकता है। प्रतिबाधा बंदियों के सामान्य स्रोतों में ट्रेस चौड़ाई में परिवर्तन, परत संक्रमण (विज्ञापन), तेज मोड़, स्टब और अपर्याप्त समाप्ति शामिल हैं। इन कारणों को समझना व्यवस्थित शमन की ओर पहला कदम है।

सिग्नल प्रतिबिंब को कम करने के लिए कुंजी तकनीक

1. प्रतिबाधा मिलान नियंत्रित डिजाइन के माध्यम से

सबसे बुनियादी तकनीक हर ट्रांसमिशन लाइन को डिजाइन करना है इसलिए इसकी विशेषता प्रतिबाधा स्रोत प्रतिबाधा (आमतौर पर ड्राइवर की आउटपुट प्रतिबाधा) और लोड प्रतिबाधा से मेल खाती है। नियंत्रित प्रतिबाधा डिजाइन को ट्रेस चौड़ाई, तांबा मोटाई, ढांकता हुआ ऊंचाई और सामग्री ढांकता हुआ निरंतर (डीके) के सावधानीपूर्वक चयन की आवश्यकता होती है। एकल-एंडेड निशान के लिए, सामान्य लक्ष्य प्रतिबाधा 50 Ω (आरएफ और सामान्य उच्च गति), 55 Ω, या 75 Ω है, जो मानक के आधार पर है। विभेदक जोड़े आमतौर पर 90 Ω या 100 Ω अंतर प्रतिबाधा को लक्षित करते हैं।

एक फील्ड सॉल्यूलेटर या प्रतिबाधा कैलकुलेटर (जैसे Altium डिजाइनर, कैडेंस एलेग्रो, या ध्रुवीय SI9000 में) का उपयोग पीसीबी स्टैकअप की परत की कमी और सहनशीलता के लिए किया जाता है। निर्माण ड्राइंग पर प्रतिबाधा नियंत्रण निर्दिष्ट करें और बोर्ड हाउस से कूपन परीक्षण की आवश्यकता होती है। तांबे की खुरदरापन और सोल्डर मास्क प्रभाव पर ध्यान दें, जो 1-3 Ω तक Z0 को कम कर सकते हैं। उच्च गति वाले डिज़ाइन के लिए, दूरी से अलग कई ग्राउंड प्लेनों में एक ट्रेस को संदर्भित करने से बचें; ट्रेस के निकट सीधे एक निरंतर ठोस संदर्भ विमान सुनिश्चित करें।

बाहरी लिंक: Texas इंस्ट्रूमेंट्स: ट्रांसमिशन लाइन रिफ्लेक्शन] और Altium: नियंत्रित प्रतिबाधा पीसीबी डिजाइन]]].

2. उचित समाप्ति रणनीतियाँ

टर्मिनेशन रेजिस्टर सिग्नल ऊर्जा को अवशोषित करते हैं जो अन्यथा लोड या स्रोत पर प्रतिबिंबित होंगे। समाप्ति की शीर्षता का विकल्प सिग्नल प्रकार, शक्ति अपव्यय और समय की आवश्यकताओं पर निर्भर करता है।

• Series समाप्ति: ड्राइवर और ट्रेस के बीच स्रोत पर एक प्रतिरोधी (R s) रखें, Z0 के बराबर मूल्य के साथ R driver ( ड्राइवर का उत्पादन प्रतिबाधा)। यह पहले प्रतिबिंब को रोकने के लिए, लाइन के स्रोत से मेल खाता है। लोड अभी भी राउंड-ट्रिप देरी के बाद एक पूर्ण स्विंग सिग्नल देखता है। पॉइंट-टू-पॉइंट, लो-पावर लिंक के लिए उपयुक्त है। आम मान: 22-33 Ω 50 Ω निशान के साथ श्रृंखला में।
• ]Parallel (पुल-अप / पुल-डाउन) समाप्ति: जमीन या V tt (termination voltage) के भार पर एक रोकनेवाला रखें। मान Z0 के बराबर हैं। सरल लेकिन DC पावर का उपभोग करता है। अक्सर DDR डेटा लाइनों जैसे एकल-एंडेड बसों के लिए उपयोग किया जाता है।
• Thevenin समाप्ति: दो प्रतिरोधक (R1 to V tt, R2 to ground) जो एक पूर्वाग्रह वोल्टेज की स्थापना करते हुए Z0 के बराबर समानांतर प्रतिबाधा पेश करते हैं। आम तौर पर LVCMOS और SSTL इंटरफेस में देखा जाता है।
• AC समाप्ति:] लोड पर समानांतर प्रतिरोधी के साथ श्रृंखला में एक संधारित्र, उच्च आवृत्तियों को समाप्त करते समय डीसी को पास करना। डीसी बिजली की खपत को कम करने के लिए उपयोगी।

डिजाइन चरण पर समाप्ति का चयन करें और आईबीआईएस सिमुलेशन के साथ सत्यापित करें। द्विदिशात्मक बसों के लिए, गतिशील समाप्ति (जैसे, डीडीआर मेमोरी में ODT) पर विचार करें।

बाह्य लिंक: मैक्सिम इंटीग्रेटेड: हाई-स्पीड डिजिटल सिग्नल के लिए टर्मिनेशन तकनीक ।

3. नियंत्रित ट्रेस रूटिंग

शारीरिक लेआउट सीधे प्रतिबाधा स्थिरता को प्रभावित करता है। इन दिशानिर्देशों का पालन करें:

• Avoid प्रतिबाधा discontinuity: पूरी लंबाई पर ट्रेस चौड़ाई स्थिर रखें। कोई भी परिवर्तन - यहां तक कि एक के माध्यम से या परीक्षण पैड से - एक प्रतिबिंब बनाता है। यदि चौड़ाई समायोजन अपरिहार्य है, तो धीरे-धीरे टेंडरों (लंबाई > 3 × चौड़ाई परिवर्तन) का उपयोग चिकनी प्रतिबाधा संक्रमण के लिए करें।
• ]]Stubs को कम करें: A stub मुख्य ट्रेस से एक छोटा सा स्पोर है; यह एक अनुनाद बंदी के रूप में कार्य करता है। कोई ठूंठ के साथ रूट महत्वपूर्ण संकेत, या संकेत वृद्धि समय विद्युत लंबाई के 1/10 के तहत ठूंठ लंबाई रखता है। T-branch topology (जैसे, घड़ी वितरण), सावधानीपूर्वक प्रतिबाधा मुआवजा या सक्रिय बफर का उपयोग करें।
• ]Optimize bends: का प्रयोग 45 ° chamfered कोनों या परिपत्र arcs के बजाय 90 ° कोनों. समकोण झुकता capacitance बढ़ा और एक क्षणिक प्रतिबाधा ड्रॉप का कारण बनता है; वे भी युग्मन पैदा करते हैं. अत्यंत उच्च गति (N10 Gbps) के लिए, समाई के लिए क्षतिपूर्ति करने के लिए mitered मोड़ को रोजगार.
• ]प्रबंधन के माध्यम से: प्रत्येक के माध्यम से एक समाई (पैड-टू-प्लेन) और अधिष्ठापन (बैरल) शुरू होता है। प्रतिबिंबों को कम करने के लिए, छोटे एंटी-पैड का उपयोग करें, स्टब लंबाई (बैक-ड्रिल अप्रयुक्त हिस्से) के माध्यम से कम करें, और संकेत के माध्यम से जमीन के माध्यम से एक कम-अग्रिम वापसी पथ प्रदान करें। अंतर संकेतों के लिए, वायस सममित रखें।
• ]] विमानों को वापस करने के लिए लगातार रिक्ति को बनाए रखें: विभाजित या स्लॉट ग्राउंड क्षेत्रों पर रूटिंग से बचें। यदि एक विभाजन को पार करना अपरिहार्य है, तो सिलाई संधारित्र जोड़ें।

4. विभेदक संकेत

अंतर जोड़े आम मोड प्रतिबिंब और शोर को रद्द करके संकेत अखंडता में स्वाभाविक रूप से सुधार करते हैं। अंतर प्रतिबाधा दो निशानों के बीच रिक्ति और युग्मन द्वारा निर्धारित की जाती है। अंतर जोड़े में प्रतिबिंब को कम करने के लिए:

• पूरे मार्ग के साथ निरंतर अंतराल (s) और चौड़ाई (w) बनाए रखें। यहां तक कि छोटे बदलाव (जैसे कनेक्टर पैड पर) गिरावट प्रतिबाधा।
• सामान्य मोड रूपांतरण से बचने के लिए एक तंग सहिष्णुता (आमतौर पर ≤5 ps skew) के भीतर लंबाई मिलान रखें, जो अप्रभावित प्रतिबिंब बनाता है।
• क्रॉसटॉक से बचने के लिए नियंत्रित अंतर-जोड़ी रिक्ति का उपयोग करें, लेकिन यह सुनिश्चित करें कि इंट्रा-जोड़ी रिक्ति प्रतिबाधा नियंत्रण के लिए संगत है।
• टर्मिनेटरी डिफरेंशियल (एक एकल प्रतिरोधी R diff = Z diff दो निशानों के बीच) या सामान्य मोड के लिए एक तीसरे प्रतिरोधी के साथ विभाजित समाप्ति का उपयोग करते हैं, जो मानक (जैसे, LVDS, HDMI, USB) पर निर्भर करता है।
• विभेदक जोड़े में 90 डिग्री मोड़ से बचें; दोनों पैरों को समान लंबाई रखने और प्रतिबाधा को संरक्षित करने के लिए सममित माइटर्ड मोड़ का उपयोग करें।

बाहरी लिंक: Intel: विभेदक जोड़ी रूटिंग और समाप्ति .

5. पावर डिलिवरी और रिटर्न पथ ऑप्टिमाइज़ेशन

प्रतिबाधा की असमानता अक्सर बाधित वापसी पथ से होती है। उच्च आवृत्तियों पर, संकेत वापसी वर्तमान सीधे संदर्भ विमान पर संकेत ट्रेस के नीचे बहती है। यदि संदर्भ विमान में एक अंतर, स्लॉट या विभाजन होता है, तो वर्तमान को अलग करना चाहिए, लूप की प्रेरण को बढ़ाना और प्रतिबिंब बनाना चाहिए। समर्पित ग्राउंड प्लेन (उच्च गति वाले निशान के तहत कोई विभाजन नहीं) का उपयोग करके एक निरंतर, कम प्रतिबाधा वापसी पथ सुनिश्चित करें। परत संक्रमण के लिए, एक छोटी वापसी लूप को बनाए रखने के लिए संकेत के माध्यमों के निकट जमीन को घुमाना। प्रवेश को कम करने के लिए समानांतर में एकाधिक थ्रू का उपयोग करें।

इसके अतिरिक्त, शक्ति अखंडता संकेत अखंडता को प्रभावित करती है। अत्यधिक शक्ति रेल शोर संकेत लाइनों में जोड़ा जा सकता है, जिससे टाइमिंग जिटर और प्रतिबिंब जैसी कलाकृतियां पैदा हो सकती हैं। उपयुक्त संधारित्रों और विमानों के साथ पावर डिस्ट्रीब्यूशन नेटवर्क (PDN) को अलग करें ताकि ब्याज की आवृत्ति रेंज में प्रतिबाधा कम हो सके।

सिमुलेशन और वैधता

कठोर डिजाइन दिशानिर्देशों के साथ भी, जटिल बहुपरत पीसीबी पूर्व लेआउट और पोस्ट-लेआउट सिमुलेशन से लाभ उठाते हैं। प्रतिबाधा की असमानता की पहचान करने के लिए समय-डोमेन परावर्तन (TDR) सिमुलेशन (या वास्तविक TDR माप) का उपयोग करें। ड्राइवरों और रिसीवर के लिए IBIS मॉडल का उपयोग SI उपकरणों (HyperLynx, HSPICE, ADS) में प्रतिबिंब तरंगों और आंखों के आरेखों की भविष्यवाणी के लिए किया जा सकता है। समाप्ति मूल्यों और स्टैकअप मापदंडों पर सेटल को बनाने से पहले; फिर से स्पिन की लागत सिमुलेशन समय से अधिक है।

कुंजी सिमुलेशन चरण:

• 2D/3D फील्ड सॉल्यूलेटर का उपयोग करके लेआउट से ट्रेस S-parameters निकालें।
• आयाम और समय सीमा की पुष्टि करने के लिए आदर्श और वास्तविक समाप्ति सम्मिलित करें।
• क्रॉसटॉक-प्रेरित प्रतिबिंबों की जांच करें - निकट आक्रामकों से मिलकर शोर प्रतिबिंबित ऊर्जा के रूप में दिखाई दे सकता है।
• मॉन्टे कार्लो विश्लेषण का पता लगाने की चौड़ाई, ढांकता हुआ मोटाई और etch कारक में सहनशीलता के निर्माण के लिए किया जाता है।

निष्कर्ष

उच्च गति वाले डिजिटल पीसीबी ट्रेस में सिग्नल प्रतिबिंब को कम करने के लिए एक समग्र दृष्टिकोण की मांग होती है: नियंत्रित प्रतिबाधा डिजाइन, उचित समाप्ति, अनुशासित रूटिंग, अंतर संकेतन और सावधानीपूर्वक वापसी पथ प्रबंधन। प्रत्येक तकनीक दूसरों के पूरक हैं; किसी को उपेक्षा करना अक्सर कहीं और समस्या का कारण बनता है। इन प्रथाओं को शुरुआती डिजाइन चरण में एम्बेड करके - सिमुलेशन के माध्यम से मान्य - इंजीनियर्स गीगाबिट गति पर स्वच्छ संकेत संक्रमण, मजबूत बिट त्रुटि दर और विश्वसनीय प्रणाली प्रदर्शन प्राप्त कर सकते हैं। चूंकि डेटा दरें चढ़ने के लिए जारी रहती हैं, इसलिए प्रतिबिंब नियंत्रण हर उच्च गति वाले डिजिटल डिजाइनर के लिए एक मुख्य क्षमता रखता है।