Capire l'area del loop in alta velocità di trasmissione del segnale

Nel design digitale ad alta velocità, ogni nanosecondo è importante. Mentre le frequenze dell'orologio si arrampicano nella gamma gigahertz e i tassi di bordo si affilano, la geometria fisica di una traccia PCB diventa critica come la logica che porta. Uno dei parametri più trascurati ma limitanti le prestazioni è l'area loop area]]] formata tra una traccia del segnale e il percorso corrente di ritorno immediato.

Questo articolo esplora la fisica dietro l'area del loop, fornisce strategie attuabili per minimizzarlo, e delinea le migliori pratiche convalidate dall'esperienza del settore. Se si sta routing un bus di memoria DDR4, un collegamento PCIe Gen5, o un canale serializzatore ad alta velocità-deserializzatore (SerDes), il controllo dell'area del loop migliora direttamente le aperture degli occhi, riduce il jitter e garantisce il rispetto delle normative EMC.

Perché Loop Area Matters: La Fisica del Ritorno Corrente

Ogni segnale ad alta velocità richiede un loop chiuso per corrente che fluisce dal conducente al ricevitore e di nuovo a terra. L'area fisica racchiusa dal percorso in avanti e il percorso di ritorno determina l'induttanza [loop[], che a sua volta limita la larghezza di banda dell'interconnessione.

Anche un piccolo aumento della separazione tra il segnale e il suo percorso di ritorno - con pochi millimetri - può raddoppiare l'induttanza, degradando drasticamente il tempo di salita del segnale. Le linee di campo magnetiche che emanano dal loop anche coppia a tracce adiacenti, creando crosstalk. In casi estremi, le grandi aree di loop agiscono come antenne non intenzionali, radianti.

Per minimizzare questi effetti, l'obiettivo del design è semplice in teoria ma esigente in pratica: []fai seguire il percorso corrente di ritorno il più vicino possibile alla traccia del segnale, garantendo la più piccola area di loop possibile[.

Strategie provate per Minimize Loop Area

Le seguenti strategie sono organizzate dalla maggior parte dei approcci fondamentali per la tecnica più avanzata, che si applicano una combinazione di questi, che darà i migliori risultati.

1. abbreviare i percorsi segnaletici

Il modo più diretto per ridurre l'area del loop è quello di ]minimare la lunghezza della traccia del segnale[[. Ogni millimetro di lunghezza extra della traccia aumenta l'area del ciclo proporzionalmente, assumendo che il percorso di ritorno rimanga vicino. In pratica, questo significa mettere componenti ad alta velocità (come processori, controllori di memoria e transceivers) come vicini come i vincoli termici e meccanici possibili.

Se è necessario un'accoppiamento di lunghezza, ad esempio in un bus parallelo come DDR, utilizzare sezioni serpentine distribuite] piuttosto che un singolo grande loop. Tenere le sezioni serpentine strettamente accoppiate al piano terra e utilizzare compensazione di lunghezza uguale che non apre l'area del loop inutilmente. Inoltre, evitare di instradare segnali ad alta velocità vicino al bordo del bordo del bordo dove l'area di riferimento

2. Utilizzare piani di terra continui

Il singolo strumento più efficace per ridurre al minimo l'area del loop è un solido, piano terra ininterrotto[[] posto direttamente sotto lo strato del segnale. In una configurazione di microstrip (segnale su strato esterno, terra sul livello interno adiacente), la corrente di ritorno scorre sul piano immediatamente sotto la traccia, creando un loop molto piccolo. L'area di loop efficace è approssimativamente lo spessore del pochi millimetri dielettrico.

Una fessura o un gap costringe la corrente di ritorno a deviare intorno alla rottura, ampliando drasticamente il loop. Se si deve avere una divisione (ad esempio, per una barriera di isolamento), si estrae tutti i segnali ad alta velocità attraverso un ponte o si utilizza una traccia di guardia con le cuciture tramite il supporto per mantenere la continuità di ritorno.

Per il routing a righe (segnale tra due piani di riferimento), l'area del loop è ancora più piccola perché le correnti di ritorno sono distribuite su entrambi i piani, impedendo efficacemente l'induttanza del loop rispetto al microstrip.

3. Mantenere il corretto Trace Routing

La geometria della traccia stessa influenza l'area del loop. Per una data lunghezza, una traccia wider[] riduce l'area del loop perché abbassa l'induttanza per lunghezza dell'unità e avvicina la corrente di ritorno. Tuttavia, la larghezza deve essere bilanciata rispetto ai requisiti di impedenza: una traccia più ampia abbassa l'impedenza caratteristica.

Per coppie differenziali (ad esempio USB, HDMI, MIPI), l'area del loop è definita non solo da ogni traccia a terra ma anche dal loop tra le due tracce. Per minimizzarlo, tenere le due tracce strettamente accoppiate con una costante spaziatura, e percorrirle su un piano terra continuo.

Utilizzare angoli coerenti, 45 gradi o arco[[]] invece di curve a 90 gradi taglienti. Gli angoli affilati creano aumenti localizzati nell'area del loop e nelle discontinuità della capacità.

4. Implementa Via Stitching

Quando i segnali cambiano i livelli attraverso le vie, l'area del loop può essere picchiata perché la corrente di ritorno deve saltare da uno o più piani di riferimento attraverso uno o più via. Se solo una singola via viene utilizzata, il percorso di ritorno può essere lungo e stretto, creando un ampio loop. La cura è ] che sta tentando le vie[]]])—multiple piccole vie poste vicino al segnale tramite che collegano i piani di terra su entrambi i piani.

Per ogni segnale tramite transizione, posizionare almeno due punti di cucitura a terra entro 1 mm del segnale via. La spaziatura tra le cuciture deve essere inferiore a un decimo della lunghezza d'onda più breve di interesse. Per un segnale 10 GHz (lunghezza d'onda ~3 cm in FR4), tenere via via il campo di ≤ 3 mm distanziato.

5. Segnali ad alta velocità separati da Disturbances

L'area Loop non riguarda solo il segnale primario, ma si riferisce anche all'accoppiamento tra segnali. Una traccia ad alta velocità che corre parallela ad un orologio rumoroso o ad una linea di alimentazione può creare un'area di loop condivisa che raccoglie le interferenze.

  • Li distribuisce su strati interni (stripline) con distanza da altri aggressori.
  • Utilizzando le tracce di guardia riempite a terra su entrambi i lati, collegati al piano terra con cuciture vias ogni λ/10.
  • Mantenere il routing ortogonale su strati adiacenti per ridurre al minimo l'accoppiamento lato ampio.
  • Mantenere almeno 3× la separazione dello spessore dielettrico da segnali ad alta aggressione.

Questo isolamento assicura che l'area del loop di ogni segnale rimanga libera da correnti indotte che altrimenti ingrandirebbero il suo loop efficace.

Progettare le migliori pratiche per il controllo delle aree di Loop

Oltre alle strategie mirate sopra, diverse pratiche di progettazione sovraccarica aiutano a mantenere le aree di loop sotto controllo dall'inizio del processo di layout.

Scegli il giusto Stackup

Un impilatore PCB ben scelto è la base della gestione dell'area del ciclo. Utilizzare uno stackup simmetrico con almeno due piani di terra (per le schede multistrato) e tracciare segnali ad alta velocità su strati adiacenti a questi piani. Evitare di utilizzare i piani di alimentazione come unico riferimento per i segnali ad alta velocità a meno che il piano di alimentazione non abbia un'impedenza estremamente bassa alle frequenze di interesse (ad esempio, tramite un'onda coplana a terra preferita).

Per le tavole a quattro strati, il classico stackup consigliato è: Signal (strato superiore) – Ground – Power – Signal (strato inferiore). Il piano terra serve come riferimento sia per i segnali a livello superiore che, con una cucitura appropriata, per i segnali a livello inferiore. Il piano di alimentazione dovrebbe anche avere un condensatore di decoup ad alta frequenza accanto ad ogni via che passa da cima a fondo per garantire un percorso di ritorno a bassa impedenza.

Mantenere piani di riferimento continui

Ogni traccia ad alta velocità deve avere un piano di riferimento ininterrotto direttamente sotto di esso. Evitare le scanalature, i fanghi, o qualsiasi clearance del rame che rompe il piano perpendicolare alla direzione della traccia. Se una slot è inevitabile (ad esempio, per un connettore di taglio), tracciare la traccia su una zona solida piuttosto che attraverso la fesssura.

Minimizza le Via su reti critiche

Ogni via introduce una piccola discontinuità che può aumentare l'area di loop effettiva a causa della via induttanza e del cambiamento dello strato di riferimento. Mantenere il numero di via su un segnale ad alta velocità ad un minimo assoluto. Quando è necessario cambiare strati, utilizzare il più breve possibile via (preferibilmente microvia o cieca/buried via) e posizionare le cuciture a terra via come descritto in precedenza.

Percorso su terreno solido, Non sopra aeroplano Spalato

Non si traccia mai una traccia ad alta velocità su un gap o si divide nel piano terra adiacente, creando un ampio loop in quanto la corrente di ritorno deve viaggiare intorno al gap. Le scissioni aerodinamiche sono comuni nei disegni a segno misto dove i motivi analogici e digitali sono separati. In tali casi, utilizzare un unico piano terra continuo con una corretta partizione dei componenti, o isolare completamente i segnali utilizzando un optocoupler o un trasformatore piuttosto che routing la traccia attraverso la divisione.

Simulazione e test

Anche il layout più attento può introdurre problemi di area di loop impreviste. Simulazione e misurazione sono essenziali per verificare il design prima della produzione.

Solveratori di campo elettromagnetici

Utilizzare 2D field solvings come Ansys SLS o [Keysight ADS per estrarre l'induttanza del loop e controllare la distribuzione corrente sul piano di riferimento.

Riflessione del tempo-dominio (TDR)

Una misurazione TDR può rivelare discontinuità nell'impedenza che spesso si correlano con variazioni di area del loop. Un'improvvisa caduta o aumento dell'impedenza a una via o un gap indica un cambiamento di induttanza del loop.

Probabilità a distanza

Durante il test del prototipo, utilizzare una sonda vicino al campo ([[[]Le sonde EMV più piccole[] sono una buona risorsa) per scansionare la scheda per campi magnetici forti. Le aree con elevata resistenza al campo corrispondono alle grandi aree di loop.

Studi sui casi e impatto reale

Considerare un bus di memoria DDR4 in esecuzione a 2400 MT/s. Un layout iniziale aveva un divario di 2 mm nel piano terra sotto le tracce dell'indirizzo, creando una superficie di loop di circa 12 mm2 per traccia. Il modello di occhio risultante ha mostrato solo un margine del 55%. Dopo aver rimosso la fesssura e aggiungendo cuciture via ogni 2 mm, l'area di loop è sceso a meno di 1 mm2, e il margine dell'occhio è migliorato all'82%, con una riduzione del 35% in ji translatetter.

In un altro caso, un progetto USB 3.0 ha fallito il test delle emissioni irradiate a 5 GHz. Probing ha rivelato un grande loop formato da una coppia differenziale lunga che ha attraversato una divisione aereo.

Conclusioni

La gestione dell'area Loop non è una raffinazione opzionale nel design ad alta velocità, è un requisito fondamentale. Capire che il percorso di ritorno definisce il loop e che le scale di induttanza con l'area, gli ingegneri possono prendere misure deliberate per mantenere le aree di loop minime.

Con il raggiungimento dei tassi di dati, ogni millimetro quadrato della zona di loop conta.Adottare queste pratiche all'inizio del ciclo di progettazione per evitare costose ri-spin e per fornire prodotti ad alte prestazioni che superano sia gli standard funzionali che normativi.