パワー消費量は、特にポータブルおよびエネルギー効率の高いアプリケーション向けにFPGAベースのデジタルシステムにおいて重要な要因です。効果的なパワー最適化戦略を実施することで、デバイスの寿命を延ばし、運用コストを削減できます。この記事では、FPGA設計における電力を最適化するために使用される一般的な技術について説明します。

力強さの減少

ダイナミックパワーは、主にFPGAで活動切り替えることによるものです。クロックのゲーティングやパワーアウェア設計の慣行などの技術は、不要な切り替えを最小限に抑えるのに役立ちます。クロックゲイトは、クロックを非アクティブモジュールに無効化し、スイッチングパワーと全体的な消費量を削減します。

電圧および頻度スケーリング

供給電圧と運用周波数を調整することで、電力使用量を大幅に削減できます。低周波の期間における電圧と周波数レベルを下げることで、システム性能を損なうことなく、動的な電力を削減できます。

資源の最適化

効率的なリソース利用は、FPGAのアクティブエリアを最小限にするために、ロジック、メモリ、ルーティングを最適化することを含みます。 テクニックには、低電力FPGA家族を使用して、論理合成を最適化し、不要な論理要素を削減します。

パワーマネジメントツール

  • パワー推定と分析ツール
  • パワーアウェア合成と配置
  • ランタイムパワー監視
  • 動的電圧および頻度スケーリング(DVFS)