アナログ・RF回路における電磁干渉の入門

電磁干渉(EMI)は、高性能プリント回路基板(PCB)設計において最も持続的な課題の1つです。特に、感度の高いアナログと無線周波数(RF)回路が同じボードをデジタルまたは電力回路と共有する際のものです。 実施または放射されたEMIの低レベルでも、低レベルのアナログ信号を破損し、信号を劣化させる比を劣化させ、RFステージでの不要なフェーズノイズや浄化の排出を引き起こします。 動作するような、ディスクの動作が、ディスクの調整やディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの制御、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの調整、およびディスクの制御

ソースとカップリング機構の理解

EMIは、実行、放射、誘導または容量性近接フィールドカップリングの3つの主要なカップリングモードを介して回路を入力することができます。 デジタルクロック、スイッチングレギュレータ、高速データバスは、オンボードのノイズソースで共通しています。 それらの調和は、多くの場合、アナログまたはRF回路の動作バンドに直接落ちます。 さらに、グラウンドプレーンで電流を戻し、隣接した痕跡との間の交差、およびレイヤー間のパラシティックキャパシタンスは、これらの干渉を把握する前に、干渉しません。 これらのメカニズムは、これらのメカニズムを徹底的に選択します。

機密アナログ回路では、結合ノイズのマイクロボルトでさえ、エラー予算を上回ることができます。 RF回路では、パスバンド内の任意の洗練されたトーンは、ノイズフィギュアを劣化させ、ビットエラーレートを上げることができます。 最初のステップは、重要な信号パスと最も積極的なノイズソースを特定し、分離、フィルタリング、および慎重なインピーダンス制御を使用して層化された防衛を実行することです。

PCB の積み重ねおよび地上の平面の設計

連続地面の計画

低EMI設計の基礎は、固体で、壊れていない地面の平面です。連続的な平面は、共通のモード電流を削減し、地面のバウンスを抑制する、最も低い可能なリターンパスインピーダンスを提供します。混合信号ボードの場合、4層の積み重ね(信号地面–動力–信号)は、許容性能の最小値です。地面平面は、最も敏感な信号を運ぶ層に隣接する配置する必要があります。平面を細くしたり、または分割したりしないでください。それらが交差する場合には、平面は、絶対に必要または、または交差する場合には、平面を分割する必要があります。

シールドフェンスのステッチと接地による

シールド缶やガードトレースを使用する場合、 地面の平面にそれらをステッチし、 ビアス スペースなし λ/20 関心の最高周波数で離れて. これは、シールドが共鳴キャビティとして作用し、外部フィールドが敏感なノードから離れて反転されていることを確実にするのを防ぐ. 同様に、すべてのコンポーネントの地上ピン, 特に RFIC とオペアンプ, 直接地面の平面にそれを持っている必要があります パラシチックインダクタンスを最小限に抑える.

コンポーネント配置とパーティション

騒音源の空間分離

Place high-frequency digital circuits, oscillators, and switching power converters as far as possible from analog inputs and RF front-ends. A physical distance of at least 10 mm per 100 MHz of edge rate is a rough guideline. If board space is tight, insert a conductive barrier (copper pour or grounded via fence) between noisy and quiet sections. Partition the board into functional zones and route signals so that they never cross a zone boundary unless absolutely necessary.

缶とガードリングのシールド

最も敏感なRFステージ(LNA、VCO、ミキサー)のために、個々のコンパートメントシールドが推奨されます。シールドは、はんだ付き金属缶または事前に形成されたエンクロージャーであることができます。シールドが複数のビアを介して地面平面と連続的な接触をすることができることを確認してください。高解像ACDや計測器などのアナログ回路については、上部の銅層のガードリング - 地面に接続 - レイレイのカップリングを流し、静電容量を削減することができます。

ルーティングとトレース管理

制御インピーダンスとマイクロストリップ対ストリップ

RFの跡は、反射や放射状排出を避けるために、制御されたインピーダンスの伝送線として設計されなければなりません。 Microstrip(上面、下面の地上平面の信号)は一般的ですが、ストリップライン(2つの地上平面間埋葬)以上を放射します。 高速差動ペアの場合、地面(CPWG)構造のコプランアの波ガイドを使用します。 可能な限りすべてのRFは、できるだけ短く直接的に、特に最後のアンプからアンテナコネクタへのパスを追跡します。

アナログ信号とデジタル信号の分離

アナログトレースは、数ミリ秒以上でデジタルバスに並行して走らないでください。交差が避けられないときは、カップリング領域が最小限に抑えられるように90度の交差(または、より良く、移行を介して埋め込まれる)を使用してください。 アナログトレースは、フリンジフィールドが放射できるボードのエッジから離れます。 デジタルラインの場合、ドライバーの終了抵抗は、リングを抑制し、調和エネルギーを削減します。

パワーインテグリティとデカップリング

局所的なデカップリング

アナログまたはRFパス内のすべてのアクティブICは、電力ピンにできるだけ近いように配置された独自のデカップリングコンデンサを持っている必要があります。理想的には1〜2 mm以内です。バルクコンデンサ(1〜10 μF)と低ESLセラミック(100 pF〜100 nF)の組み合わせを使用して、騒音の頻度に応じて。 RFICの場合、偏差線に入るから高周波ノイズをブロックする電源にフェライトビーズが含まれています。 主電源とICの電源を分離するべき。

スターポイント電力配分

可能な場合、アナログセクションのスターポイントまたはツリートップロジ出力を使用します。これにより、デジタルまたはスイッチング回路からのノイズが一般的なインピーダンスカップリングを介してアナログ供給に注入されるのを防ぎます。RFおよびアナログサプライ用の専用の低ドロップアウト(LDO)レギュレータは、分離の余分層を追加します。マイクロコントローラとVCOの間で単一のレギュレータの出力を共有することは避けてください。

フィルタリング技術

LCおよびRCの低パス フィルター

信号パスでは、ADCまたはアンプの入力で単純なRCローパスフィルタは、高周波ハッシュを抑制することができます。 カットオフ周波数は、最大信号帯域幅の上で設定する必要があります。 RFラインの場合、LCフィルタまたはSAWフィルタを使用して、既知の干渉バンドをノッチアウトします。 フィルターのインサート損失とインピーダンスの一致に注意しましょう - 不一致フィルタは、それが解決するよりも多くの問題を作成することができます。

I/Oラインのフェライトビーズ

信号を離れたボードを運ぶすべてのケーブルまたはコネクターはEMIを放射するか、または取ります。フェライトビーズをすべての外部I/Oラインに置きます - アナログ、デジタル、および電源 - ボードエッジで。 予想される騒音周波数(典型的に100 MHzから1 GHz)のインピーダンスピークでビーズを選ぶ。 差分ペア(USB、LVDS)の場合、差動バランスを破壊することを避けるために個々のビーズの代わりに、一般的なモードチョークを使用してください。

ケーブルおよびコネクターの接地

シールドケーブルは、RFシールドの両端にシャシ地面(または専用クリーングラウンド)に接合されたシールドケーブルを持たなければなりませんが、アナログ信号の場合、受信機でのシングルエンドの地上接続は、地面ループを防ぐことができます。 混合設計では、信号の完全性を保ちながら、分離トランスまたは一般的なモードフィルタを使用して、地上ループを破壊します。 コネクタシェルは、複数のビアを介して地面面への低照度接続を有するべきです。

PCB材料の選択

標準FR‐4は、1GHz以上の問題となる高放散因子および耐圧誘電率を有します。RF回路では、ロジャース4003Cや4350Bなどの積層物、イソラアストラMT77などの高周波複合体を使用します。これらの材料は、低損失の有形(0.002〜0.004)と安定したDkを提供し、両方の信号の減少とエッジカット放射線の可搬性を低減します。 混合ボードには、RF4層に相当する負荷および高周波の低減に注意してください。

シミュレーション・事前コンプライアンス試験

設計は検証なしで完了しません。 レイアウトフェーズで、現在の密度と放射されたフィールドパターンを視覚化するために、フルウェーブEMシミュレータ(例えば、Ansys HFSS、Keysight Momentum、またはOpenEMSなどのオープンソースツール)を使用して、レイアウトフェーズで初期に現在の密度と放射フィールドパターンを視覚化します。 スペクトルアナライザとニアフィールドプローブによる事前コンプライアンステストは、シールドまたはフィルタリングが不十分なホットスポットを特定できます。 多くのEMIの問題は、基板を調節するか、または布を注ぐ前に、基板を充填するか、布を注ぐことによって固定することができます。

コンテンツ

機密アナログおよびRF回路の電磁妨害を減らすことは、接地、レイアウト、構成選択、ろ過および材料の選択を統合するシステムレベルのアプローチを要求します。 ここに記述された技術を適用することにより、連続的な地上平面、制御されたインピーダンスのルーティング、ローカライズドデカップリング、適切なシールド、および徹底的なシミュレーション - エンジニアは、密な混合信号環境でも、一貫して信頼性の高いパフォーマンスを達成することができます。 各設計は、同じように制御されるべきユニークな課題として扱われるべきであり、これらの技術は、これらの技術が、これらの技術が、これらの技術が、その性能を十分に維持するために、それらに十分な注意を十分に維持することができます。

更に読むには、]のアナログデバイスPCBレイアウトガイドライン]]、のテキアスインスツルメンツEMIデザインガイド]、 EMI削減に関するEDN記事[FLT[FLT][FLT][FLT]][FLT]]]]]を参照してください。