RFフロントエンドアーキテクチャの進化

無線周波数(RF)のフロントエンドは、ワイヤレスシステム性能のネックでした。従来の設計は、フィルタリング、増幅、混合、および変換のそれぞれを分離しています。これは、異なる、分離されたコンポーネントに分離します。このセグメンテーションは、ノイズフィギュア、リニアリティ、およびパワー消費量の間で取引を強制し、また、堅くインピーダンスマッチングと慎重なボードレイアウトを要求し、パラシティック効果を最小限に抑えます。チャネル帯域幅が最大20MHzの4G LTEシステムの場合、これらのアプローチは、作業可能であったが、および帯域幅が5Gおよびアナログ速度が増加するにつれて、およびアナログ速度が増加します。

複数の機能を単一のシリコンダイまたは単一のパッケージ内で統合することは、不可欠になりました。 システムオンチップ(SoC)とシステムインパッケージ(SiP)アプローチは、低ノイズアンプ(LNA)、ダウンコンバーダ、可変ゲインステージ、アナログ・ツー・デジタル・バインド・コンバーター(ADCs)を1基に組み合わせています。 この統合により、干渉するステージを削減し、ノイズを低減し、アナログ・ツー・デジタル・バインド・コンバーター(ADCs)を1基材に拡張します。 この統合は、ステージのノイズを向上させ、CMOSを向上させるためのディスクリート・ディスクを最大50%以上短縮します。

現代のRFフロントエンドにおける統合ADCの重要な役割

統合型ADCsは、RF信号を、より高層の中間周波数(IF)でデジタル化し、キャリア周波数で直接デジタル化することができます。 ダイレクトRFサンプリングアーキテクチャは、複数のアナログの逆転ステージの必要性を排除し、コンポーネントのカウントと局部の発振器(LO)の複雑さを軽減します。 例えば、5Gベースステーションは、従来の2段のスーパーヘッダを迂回し、3.5 GHzのキャリアを直接サンプルすることができます。 3.6 GHzのキャリアは、従来の2段の超変位相差を低減し、デジタルの相関を完全に低減します。

高速で高解像 ADCs は linchpin です。 []LPDDR5]] ベースのデータ インターフェイスは 1 レーンあたりの 24 Gbps の転送速度をサポートし、生のサンプルデータをボトルネックなしでFPGAs またはデジタル プロセッサにストリーミングできるようにします。 現代の ADCs は、 3 GS/s で 11 ビットを超える効果的なビット数を実現し、 直接変換速度を Hz に まで 変化させるための 変化を 制御する と GS/s の を より 制御する ビット (ENOB) を に する の の は、 の を に 転送速度を します。

5G および Beyond のキー ADC 変数

  • []Bandwidth:]]]入力帯域幅は10GHzを超える必要があり、信号劣化のないサブ6GHzおよびmmWaveキャリアをサポートする必要があります。
  • ダイナミックレンジ:]80dBcを超える超高価なダイナミックレンジ(SFDR)は、受信機の脱センサからインターモーテーション歪みを防止します。
  • []パワー効率:]10 fJ/conversion-stepの下のメリット(FoM)の数値は、数百の要素を持つ大規模なMIMO配列に必要な。
  • レイテンシー:] 10ns未満の変換レイテンシーは、自律運転や産業制御などの低レイテンシーアプリケーションをサポートしています。

統合チャレンジと緩和戦略

約束にもかかわらず、RFアナログブロックを備えた高性能ADCsを共同統合することで、難題の課題を解決します。 []Thermal Management]はパラマウントです。 64チャンネルのmmWaveのビームフォーマーは、64 Wのエレメントを1個ずつ消費し、コンパクトなモジュール内での熱を生成します。 シリコンインターポーザーは、埋め込みマイクロ流体チャネルまたは高度な熱インタフェース材料(TIM)を100°C以下の接合温度を維持するために展開しています。 冷間板は、現在、一般的な温度を中央に表示します。

[]Linearityとノイズカップリングは等しく重要です。 gigahertz速度で切り替えるデジタル回路は、基質を介して敏感なアナログ供給にノイズを切り替えます。 ディープトレンチ絶縁、ガードリング、および低ドロップレギュレータ(LDO)で別々の電力ドメインがこれに移行します。 最近の生産設計は、完全に異なる信号パスと差異的なADC入力を使用して、より一般的なノイズを抑制または40dBのノイズを抑制します。

[ロックジッタ]]は、直接、SNRを高キャリア周波数で分解します。 5GHzのキャリアの場合、RMSジッタの100フェムト秒はSNRを約55dBに制限します。 フラクショナルNアーキテクチャと超低ジッタVCOを備えた統合されたフェーズロックループ(PLL)は、多くの場合、外部10MHzの参照から実行され、現在は、28nmの外部クロックの下でのジッタを達成します。 サーモックは、ほとんどの衛星放送用フィルタは、ほとんどの一般的なCMOSの動作が、CMOSの動作が最も多く使用されます。

高度な校正技術

製造のバリエーションと温度の漂流は、ADC 性能を劣化させるゲインエラー、オフセットの不一致、および非線形性を引き起こす可能性があります。埋め込まれたマイクロ制御回路で実行されるデジタル校正アルゴリズムは、ADC の参照電圧、タイミングのスキュード、および入力インピーダンスを継続的に調整できます。 [[]]適応盲検]は、信号経路を中断することなく、誤差を補正できます。 マシンモデルは、測定されたデータをあらかじめ測定した RF [FLT] を対象とするDrp [FLT] および は、および d を実験する 対象の対象の対象の対象に、および を対象とする。 [FLT[FLT] は、 を対象の対象の対象の対象外にすることができます。

新興技術と材料

シリコンゲルマニウム(SiGe)のBiCMOSプロセスは、集積RFフロントエンドのための甘いスポットを提供し、300 GHzを超えるfTと、デジタル制御のためのCMOSを上回るフェデレーションバイポーラトランジスタ(HBT)を提供します。 SiGeは、優れたリニアリティと低フリッカーノイズを、より高い電力密度のコストで純粋なCMOSと比較して達成します。 シリコン基板上のガリウム窒化物(GaN)は、ACの前に電力増幅ステージにますます使用されています。 出力は、WGeは、65%以上の電流を低減します。

[]シリコンフォトニクスは、直接データ変換ではなく、インターチップ通信のために新興しています。 シリコン基板上に統合された高速光学モジュレータとフォトデテクタは、電気相互接続損失を減らし、大規模な並列化を有効にすることによって、100 GbpsのADCデータをレーンに転送することができます。 2024年には、]インテルは、電力が1ビットあたり1ビットあたり1ビット当たり電力を低下させる光リンクを実証しました。

[] 高度なパッケージング(DスタックされたIC、インターポサー、および埋め込まれたダイ)を使用して、PA用GaN、LNA用SiGe、およびACDおよびデジタルロジック用の高度なCMOSを組み合わせることで、各ブロックに最適なプロセス技術が組み合わされます。このアプローチは、FORLD-FLTモジュールの採用と、FORLD-FLTモジュールの統合を促進します。[FLT] は、RF-FLT-FLT:0.5Mを5mで制御します。 [FLT] スマートフォンのFLT: [FLT] は、FLTFLT:0.5M] を5m] にすることができます。

5G および Beyond のシステムレベルのメリット

RF の前部端が付いている高性能 ADCs の統合は 1 つの基線の駅のパネルの 64 か 128 のアンテナ要素と を有効にします。 各要素はデジタル ビーム形成が別のユーザーに役立つ複数の同時ビームを作成することを可能にする独自にデジタル ビーム形成することができます。 この空間の多重化はアナログのビーム形成と比較される 4x による 8x に多重なるセル容量を増加させます。 転換からの潜在的への潜在的能力は 1 つのマイクロ アップを支持するために 1 つのマイクロ ビームを低下させます。

[ キャリア集計[] のシナリオでは、単一の統合されたRF-ADCモジュールは、サブ-6 GHzとmmWaveバンドを同時に分散する最大8つのコンポーネントキャリアをデジタル化することができます。 ADC内の高度なデジタルダウンコンバー(DDCs)は、複数のアナログダウンコンバーダを排除し、柔軟なチャネルフィルタリングと周波数変換を提供します。 これは、最近の分析ステーションによると、業界ステーションの5G NRの30%による法案のコストを削減します。

未来の方向: 5G を 6G に越えて下さい

6G を探し、サブ THz 範囲 (100-300 GHz) で動作する予定で、課題は steeper になります。 ADC のサンプリング速度は、少なくとも 8 ビットの解像度で 100 GS/s を超える必要があります。マルチ GHz インスタンスの帯域幅をキャプチャします。 Time-interleaved]]] ADCs は、サブ ADC の数百を超える校正機能が、64 GS/s を実証済みのものの GS/s を、 プロトタイプの を に変換するか、 または、 光学機器は 5 を に変換するか、 または または または または 光学機器を に 測定するかどうかを 測定するかどうかを 測定するかどうかを 測定するかどうかを 測定する。

[] 調整可能なパッシブ(フェロエレクトリック材料、MEMSスイッチ)とソフトウェア定義されたキャリブレーションを使用して、単一のハードウェアプラットフォームが4G、5G、Wi-Fi 7をサポートし、サイロチップセットなしで6Gバンドを未来に支援することができます。 内蔵のセルフテスト(BIST)と機械学習ベースのチューニングを備えた統合ADCは、自動的にゲイン、リニアリティ、条件を調整し、ネットワークの簡素化とネットワークのメンテナンスを簡素化します。

高度なシリコンプロセス、新規パッケージング、AI 主導の校正のコンファレンスは、RF フロントエンド設計のパラダイムシフトを駆動しています。統合 ADC は、もはや求められず、デジタル アンテナの配列と将来のワイヤレス ネットワークの極端な帯域幅を可能にする中央要素です。 エリクソン は、6G 無線設計ホワイトペーパーのノートで、次の 5 年を変換する予定の技術を変換するすべてのデジタル アンテナ インターフェイスに移動します。