コントローラサンプルレートとシステム安定性に関する計算遅延の影響

制御システムの安定性は、産業用ロボットから自律的な車両まで、あらゆるものの安全かつ効率的な運用に根ざしています。この安定性に重要な2つの関連パラメータは、コントローラのサンプルレートと計算遅延です。多くの場合、別々に考慮される間、それらの組み合わせられた効果は、十分に損傷した応答と触媒作用の発振の違いを生むことができます。この記事では、サンプルレートと遅延がシステム安定性にどのように影響するかを詳しく見て、エンジニアがリアルタイム制御システムを設計するための実用的なガイダンスを提供します。

デジタル制御におけるサンプルレートの基準

任意のデジタル制御システムでは、コントローラは、センサー測定を読み取り、制御アクションを計算し、離散間隔でコマンドを出力します。これらの更新の頻度は、コントローラサンプルレート]、通常ヘルツ(Hz)またはサンプル時間T_](サンプルレート1秒)、および変数がより高速に反応することを可能にします。変数は、より高速に変化する速度を計測することができます。

ニキスト・シャノン・サンプリング・テオレン

サンプルレートの基本的な制約はから来ます。Nyquist-Shannonは、理論をサンプリングします。正確に連続信号を再構築するには、サンプリング周波数は、信号に存在する最高周波数コンポーネントが少なくとも2倍でなければなりません。制御システムでは、サンプルレートは、システムが閉鎖ループ帯域幅を2倍以上でなければなりません。この閾値の下を落下すると、帯域幅が低下し、高周波が低下する場合には、速度が低下する頻度が低下する場合があります。

より深いダイビングのために、Nyquist-Shannon sampling theoremを参照してください。

計算遅延: ソースと測定

計算遅延は、入力出力遅延またはデッドタイムと呼ばれることが多い、対応する制御出力が適用されるまで、センサー測定がサンプルされると、経過時間です。この遅延は、複数のソースから発生します。

センサー取得と変換遅延:[アナログセンサー信号(ADC変換)をデジタル化する時間。
[]通信遅延:[]バス(CAN、イーサネット、SPI)または無線リンク上に遅延します。
[ 処理者の計算時間:[ 制御アルゴリズムの実行時間、フィルタリング、および論理。
[出力変換遅延:[]デジタル・ツー・アナログ(DAC)設定時間またはアクチュエータドライバの遅延。

計算遅延は、サンプル期間[T]_sの分数として表現されることが多い。多くの場合、実時間実装では、合計遅延は1つのサンプル期間(またはそれ以下)と仮定されるが、実際には、プロセッサの負荷、割込み処理、およびスケジューラと異なることができます。

フェーズマージンへの影響

遅延は、信号の周波数に比例するフェーズラグを導入します。単純な時間遅延[] τ]]の場合、周波数でフェーズラグωは]]]φ[] = ωτ半径]。制御ループでは、この追加の段階は、遅延が30秒後に、バリアントが低下する可能性があります。遅延は、または、遅延が、または、または、遅延が低下します。

サンプルレートと安定性の遅延のインタープレイ

サンプルレートと計算遅延は独立していません。サンプルレートを増加(]を削減)T_]]]s)は、一般的に、サンプルの遅延を減少させますが、計算負荷を増加させ、絶対時間でトータル遅延を延ばす可能性があります。逆に、サンプルレートを下げると、計算された負荷が減り、測定と制御の遅延が増加し、応答性が低下します。

ディスクリート・タイム・コントロールの観点から、システムの動作は]z-transform]とのルート・ローカスのテクニックを使用して解析されます。クローズドループ・ポールは、サンプル時間と遅延の両方で移動します。親指の規則は、トータル・ループ・遅延が、攻撃的なテキスト・フロート・レートよりも約1〜10分の1秒未満であるべきであるということです。 [FLT:]は、多くのテキスト・フロート・レートを許容する:[FLTF]よりもはるかに超える:[F]:[FLTF]の遅延は、制限値を超える:[FLTF]:[FLTF]の遅延は、[F]の遅延は、[FLTFLTF]の制限値を超える:[FLTFLTF]の遅延は、または[F]の制限値を超える:[F]の制限値が、[F]の制限値が、[FLTFLTF]の制限値を超える:[F]の制限値を超える:[F

相ラグ補正とフィルタリング

デザイナーは、フェーズリード補正またはスミス予測器を使用して、遅延の影響を対抗します。ただし、これらの方法は制限があります。例えば、スミス予測者は正確な植物モデルに依存します。モデルエラーは、不安定性を引き起こす可能性があります。必要に応じて、アンチエイリアシングフィルタも導入し、フェーズラグを提示し、遅延予算で考慮する必要があります。

実用的設計ガイドラインとトレードオフ

サンプルレートと遅延の最適化は、マルチオブジェクトの問題です。次のテーブルは、トレードオフを要約します。

Parameter	High Value	Low Value
Sample Rate	Faster response, better disturbance rejection, higher computational load, tighter delay budget	Lower computational load, larger phase margin erosion per delay, increased quantization error
Computational Delay	Degrades phase margin, limits achievable bandwidth, may require compensation	Better stability, allows higher sample rates, more expensive hardware

システム・ダイナミクスに基づくサンプルレートの選択

系統的なアプローチは、システムの自然な周波数と目的のクローズドループ帯域幅を特定し始めます。第二のシステムでは、サンプルレートは少なくとも10回、損傷のない自然周波数でなければなりません。センサーノイズ、過密および決定のシステムでは、制御ループサンプルレートを増加させることなく、解像度を向上させることができます。エンジニアは、サンプル間隔内の制御アルゴリズムを実行するプロセッサの能力を考慮する必要があります。これは、多くの場合、サンプルレートの上限境界を指示します。

計算遅延の最小化

遅延を減らすため:

決定的な実行(フィールドプログラム可能なゲート配列、FPGA、またはリアルタイムのオペレーティングシステム、RTOSなど)でハードウェアを使用する。
数学的操作(例、固定ポイント算数、検索テーブル)を削減することで、コードを最適化します。
パイプラインセンサーの獲得が可能に。
低いレイテンシ(例、I2Cの代わりにQSPI)で通信プロトコルを選択します。

リアルタイムスケジューリングの実用的なリソースは、]]OSDevのリアルタイムシステムページから利用できます。

安定性障害事例

ロボティクス: 高帯域幅トルク制御

共同ロボットでは、トルク制御ループは1〜10 kHzで実行されます。 50マイクロ秒(0.05 ms)の計算遅延は、すでに100 Hzで0.5°相ラグを導入し、フェーズマージンを数度削減します。プロセッサが過負荷され、ループ時間が変化すると、結果のジッタは、限界サイクルや可聴振動を引き起こす可能性があります。デザイナーは、最悪の実行時間を慎重にプロファイルし、タイミングマージンを追加する必要があります。

航空宇宙: フライトコントロールの作動

フライト制御システム(フライバイワイヤー)は、非常に決定的なタイミングを必要とします。 400〜800 Hzのサンプル速度は一般的であり、合計ループ遅延は2〜3ミリ秒未満でなければなりません。遅いバスまたは重いCPU負荷による1つの余分なミリ秒の遅延は、いくつかの航空機のプロトタイプでパイロット誘発振動(PIO)に導かれています。厳格なテストとハードウェアループシミュレーションが必須です。

飛行制御安定性マージンのさらなる読み込みについては、]を参照してください。NASAのテクニカルレポートサーバー:QualitiesとStability Margins[を処理します。

高度な考慮事項: 可変的なサンプルレートとマルチレートシステム

現代のコントローラーの中には、プロセッサの負荷を適応させるために可変的なサンプルレートを使用しますが、これは予測不可能をもたらします。複数のレートシステムは、異なるコントロールループ(例えば、高速内部電流ループ、遅い外部位置ループ)のために異なるサンプルレートを採用しています。エイリアシングとレート間の遅延の相互作用は、多重なzトランスフォームメソッドを使用して慎重に分析する必要があります。

ジッタとその安定性への影響

ジッタは、サンプルの間隔や遅延の変動により、非線形性を導入し、高周波モードを刺激することができるため、固定遅延よりもダメージが増します。予備的なスケジューリングを備えたリアルタイムのオペレーティングシステムは、ジッタを削減することができますが、優先的な割り当てと中断処理は不可欠です。ハードドライブのリアルタイムシステムでは、サンプリングを使用してソフトウェアジッタを除去します。

コンテンツ

コントローラーのサンプルレートと計算遅延は、エンジニアが安定した、高性能制御を達成するためにバランスを取る必要があるツインレバーです。より高いサンプルレートは、応答性を向上させますが、遅延の予算を締め、計算された要求を増加させます。過剰な遅延は、フェーズマージンを腐食させ、潜在的に振動や不安定性につながります。Nyquistの基準、フェーズマージンのメカニズムを理解し、ハードウェアとソフトウェアの実用的な制約を把握することにより、設計者は適切なサンプルレートを選択することができ、慎重に実施し、テストを繰り返すと、テストの安定性を検証します。

より数学的治療を求める人にとって、IEEE 制御システム協会は、ディスクリートタイム遅延システムに関する論文を公開しています。例えば、]]"入力遅延によるサンプルデータ制御システムの安定性分析[]です。