コンピュータアーキテクチャにおける電力最適化は、パフォーマンスを維持しながらエネルギー消費を削減する技術を含みます。 これらの戦略は、効率を改善し、デバイスのバッテリー寿命を延ばし、熱発生を削減するための不可欠です。 この記事では、現代のコンピューティングシステムにおける電力を最適化するために使用される実用的なアプローチと計算について説明します。

動的電圧および頻度スケーリング(DVFS)

DVFSは、ワークロードの要求に基づいて、プロセッサの電圧と周波数を調整します。アイドルまたは低強度タスクの間の電圧と周波数を下げると、消費電力を大幅に削減します。プロセッサによって使用される電力は、式によって近似することができます。

P = C × V2]× F× E

P が電力である場合、C は静電容量、V は電圧、f は頻度であり、E は活動因子です。V および f を減らすことによって、パワー消費量はそれぞれ質的にそして線形に減少します。

パワーゲート

パワーゲートは、チップ内の非アクティブコンポーネントへの電力を遮断することを含みます。この技術は、静的電力消費の重要なソースである漏れ電流を防止します。電力ゲートの実装には、追加の回路が必要ですが、アイドル期間の間に大幅に省エネをもたらします。

クロックゲーティング

クロックゲートは、使用していないときに、クロック信号を回路の一部に無効にします。これにより、動作を切り替えるのが最小限に抑えられます。適切なクロックゲート設計により、電力使用量を全体的に削減できます。

実用的な計算

プロセッサは10pFの容量と1.2Vおよび2GHzで、作動させます。力の方式を使用して:

P = 10×10-12]F×(1.2 V)2[×2×109[]]Hz[]

この収量を約28.8ミリワットに計算します。電圧が1.0Vに低下し、1GHzへの周波数が低下すると、消費電力は8.3ミリワット前後に低下し、電圧と周波数のスケーリングの影響を実証します。