マイクロプロセッサーの故障許容度は、重要なシステムにおける信頼性の高い動作を保証するために不可欠です。処理中に発生する可能性のあるエラーを検出、修正、または防止する技術を含みます。この記事では、欠陥許容度を評価するために使用される一般的な方法、計算、および実用的な実装を調べます。

故障許容方法

マイクロプロセッサーの故障許容度を高めるために、いくつかの技術が採用されています。これらには、ハードウェア冗長性、エラー検出および補正コード、ソフトウェアベースのアプローチが含まれます。ハードウェア冗長性は、コンポーネントを複製して、失敗すると、もう一方が引き継ぎすることができます。パーリティチェックやサイクリティ冗長チェック(CRC)などのエラー検出方法が、データ伝送や処理中にエラーを特定します。

ハムミング コードのようなエラー補正コードは、検出だけでなく、特定の種類のエラーを自動的に補正するだけでなく、。ソフトウェアメソッドは、システムの健康を監視し、障害に迅速に対応するwatchdogタイマーと例外処理のルーチンを含みます。

故障許容のための計算

障害許容量を評価する際、障害(MTBF)とエラー率の間のシステムの平均時間を計算することにしばしば関与します。障害ツリー分析(FTA)などの信頼性モデルは、潜在的な障害ポイントを特定し、システムの堅牢性を推定するのに役立ちます。例えば、コンポーネントの障害の確率がpである場合、冗長性が使用されると、システム全体の信頼性は冗長単位の数に基づいて計算することができます。

冗長コンポーネントを持つシステムでは、システムが失敗する確率は、多くの場合、次のようにモデル化されます。

P(システム障害) = pn]

実用的なアプローチ

マイクロプロセッサーにおける障害耐性の実装には、システム要件に基づいて適切な技術を選択することが含まれます。ハードウェア冗長性は、信頼性が重要である航空宇宙および医療機器で共通しています。エラー検出と補正は、データ破損を防ぐためのメモリおよび通信インタフェースに統合されています。

デザイナーは、三つの同一モジュールが並列で動作するトリプルモジュラー冗長(TMR)などの障害耐性アーキテクチャも組み込まれており、大多数の投票では正しい出力を決定します。定期的なテストと検証は、システムの完全性を時間以上維持するのに不可欠です。