デジタルデザインにおけるボオラン・アルゲブラの基礎

ボーラン・アルゲブラは19世紀のジョージ・ボールによって導入され、デジタル・ロジック・デザインのための数学的基礎を提供します。これは、二つの値だけを取ることができるバイナリ・変数で動作します。0(偽、低電圧)および[1[FLTxi:]](真、高電圧)。3つの基本操作 - [FLT][FLT:][FLT:]] - [FLT:[FLT:] - 直接、または、および[FLT]([FLT]:] - または、および[FLT]:[FLT] - は、または、または、または、または、または、または、または、または、または、または、([FLT:[FLT:[F]の定義された、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、([FLT[F]の[F]の定義

デジタル回路検証におけるテストパターン生成の役割

デジタル回路が製造された後、短時間、開いて、またはトランジスタで機能する欠陥を阻止するなどの物理的な欠陥を確かめるためにテストする必要があります。 論理テストパターン生成[]は、回路に適用されるときに、出力された出力を生成する一連の入力ベクトルを作成するプロセスであり、テスト長さが最小限に抑えられている高欠陥カバレッジを達成することです。 初期の手動インプラントは、その生成方法が複雑な設計を自動化しました。

フォールトモデルとボオランの表現

最も一般的な欠陥モデルは、論理0または論理1で恒久的にスタックされる[のstuck-atの欠陥です。 与えられた回路では、スタック・アットの欠陥は、元のボオラン関数を欠陥関数に変換します。 ブーリアン・アルゲブラは、テストエンジニアが正しい欠陥出力が異なる条件を計算することを可能にします。 この違いは、fault]の関数を強制的に動作させると、 エラーが検出されると、 エラーが2つの関数が動作します。 [FLT] は、 エラーは、 エラーが検出の動作するかどうかを します。 [FORF] エラーは、 エラーは、 エラーが検出の動作する場合には、 エラーが、 エラーが検出の動作する場合には、 エラーが、 エラーが、 エラーが検出されます。 [FOR エラーが、 エラーが検出の エラーが検出されます。 [FLTFLTFLTFLTFOR と エラーが、 と エラーが、 エラーが検出の動作する場合には、 と エラーが エラー

その他の障害モデルには、 ブリッジングの障害[ (二つのネット間での短絡) と ] 遅延の障害] が含まれ、両方の障害のある動作をモデル化する際に、ボリアンアルゲブラを使用して表現することもできます。 ボオランのアルゲブラフレームワークは、同様にスケールします。 複雑な欠陥の影響は、テストの発生に制限を加えることによって捉えられます。

ボオラン・アルゲブラを用いたテストパターン生成の自動化のための系統的ステップ

現代のATPGアルゴリズムは、あらゆるステップでボリアン・アルゲブラに頼っています。一般的な流れは4つのフェーズに分けられますが、それぞれの背後にはアルゲブラスの推論があります。

1. ブール式として回路をモデリング

回路ネットリストは、各ゲート出力のボリアン式のセットに変換されます。 シンプルなアンドゲート入力とと出力の場合には、式は]です。 複数のゲートにファンが渡る内部ノードでは、各ファンアウトブランチは、欠陥が提示されない限り、同じ論理値を実行します。 ATPGツールはを生成し、出力された信号をXORAUTAを出力する]を出力します。 と、その信号は、その出力が、その動作を、その信号を出力するかどうかを、その出力するかどうかを、その信号を出力するかどうかを、その出力するかどうかを、または、その出力するかどうかを、または、または出力するかどうかを、または、または、または、または、または、または出力するかどうかを、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または出力する。

2. ボオラン・アルゲブラによる表現の簡素化

試験パターンを生成する前に、回路のボリアン式は冗長性を低下させるのがしばしば単純化されます。これはハードウェアの最適化のためだけではありません。単純化された式は、テスト生成の問題も解決しやすくなります。[]のような技術は、Karnaughのマップ[と]]Quine-McCluskeyアルゴリズムは、製品や製品や製品が欠陥を除去するために使用される[FLT]を[FLT:]と[FLT:]は、すべての欠陥が、すべての試験対象にするために、いくつかの欠陥が適用されます。

3. ブール式による試験ベクトルの生成

回路がモデル化され、簡素化されると、ATPG ツールは、テスト生成を ] 満足度 (SAT) 問題] として指定するか、D-algorithm、PODEM (Path-Oriented Decision Make) や FAN (Fanout-Oriented) などのアルゴリズムを使用して、または D-algorithm、PODEM (Path-Oriented Decision Make) などのアルゴリズムを使用して、または FAN (Fan-Oriented) を強制的に使用している場合、または、または、または、欠陥が欠陥が 0 に強制的に動作する欠陥を強制的に動作するように、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、欠陥が、または、または、または、欠陥が、または、または、欠陥が、欠陥が、欠陥が、または、または、欠陥が、欠陥が、欠陥が、欠陥が、欠陥

例:NANDゲート出力のスタックアット-0 フォールト

簡単な出力と入力との2入力NANDゲートを考えてみましょう。 良好な回路:。 欠陥は0で立ち往生します:欠陥回路は0を常に出力します。 この欠陥を検出するには、良い出力1(そう、欠陥出力が異なる)を作る入力が必要です。 つまり、(ie.e、欠陥テスト1:0:)、または、または、このような欠陥テストが0:[FLT]を出力するかどうかを、または、または、その理由は、または、その主な結果が0:[FLT]を[F]を[F]に示すように、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、または、[FLTFLT

4. パターン生成とコンパクト化の自動化

各障害に対する個々のテストベクトルを導き出すと、ATPG ツールは の ] を使用して、ベクトルが追加の欠陥をカバーするかを評価する。 ボオランの algebra は再び役割を果たします。 障害シミュレーションは、ビット単位の操作を使用して、ボオラン関数を同時に評価することによって加速されます。 ]] のようなツールは、Synopsys Tetramax または [FLT4] または [FLT] の を完全に実行します。 これらは、これらの欠陥パターンを完全に実行します。

試験パターンオートメーションにおけるボオラン・アルゲブラの利点

  • 削減されたテストセットのサイズ:[]] ブーリアンの簡易化は、冗長テストキューブを除去し、テストサイクルを少なくし、テストコストを削減します。
  • []高故障カバレッジ:[]非検出障害が見逃さないホルムアルゲブラティックメソッドが保証されます(欠陥モデルが正確である)。
  • アルゴリズムの効率:[ SATソルバーとBDD(Binary Decision Diagrams)は、ブールのアルゲブラ上に構築された回路は、何千ものゲートで回路を処理することができます。
  • 柔軟性:]]ブーラン・アルゲブラは、基礎的に基礎的な数学を変えずに複数の欠陥モデルと階層的なテスト生成をサポートしています。
  • ツールオートメーション:] ATPGツールは、無人で、人的エンジニアの週を要する数分でテストパターンを生成することができます。

課題と現代の強化

Boolean algebra は堅牢な理論的フレームワークを提供しますが、実用的な ATPG は課題に直面しています。 Boolean の satisfiability の指数関数的な複雑さは、いくつかのハード・ツー・テストの欠陥に対して無期限に実行するツールを引き起こす可能性があります。 random のテスト生成] は、 algebraic のヘリスティックや BDD-DD-LT-LT-LT-LT-REF] の要素を に 変更するような、 変更された場合には、 変更された の要素を 変更します。 [FLT] は、 の要素を 変更します。 [FLT:[F] または 変更します。 [FLT:[F] の要素の要素を の の要素を 変更する 変更する] の または の の の 変更 変更 変更 変更 変更 変更 の の 変更 変更 変更 の 変更 の の 変更 変更 の 変更 変更 の 変更

コンテンツ

Boolean algebra は、ロジックテストパターン生成の自動化において不可欠なツールです。回路と障害のモデル化から、テストベクターの導きと圧縮まで、そのアルゴリズムルールは、正式でスケーラブルな方法を提供し、デジタルシステムの正確性を保証します。統合回路は、トランスリストと高度な製造ノードを増加させるため、ATPG のロールは、常に進化し続け、電子的レベルのプロセスを組み込むことができます。[Felt] と、および、これらのプロセスは、より高度なプロセスを把握するだけでなく、より詳細な手順を把握することができます。[Feltw]