PCBの跡のインピーダンスを最適化することは高周波電子工学の信号の完全性を維持する基本的なことです。時計の速度がミリ波バンドに押し込まれる複数のgigahertzおよびRF回路を、より少しのインピーダンスのマッチの低下の性能を反射によって、高められたインサートの損失および放射された干渉超過する改良します。この記事は精密な調整PCBの跡のインピーダンスのための高度の技術を探検し、高速デジタル、RFおよび混合信号システムを設計しますエンジニアのための実用的な指導を提供します。

微笑みのインピーダンスの基礎

特性インピーダンス(]])Z]0]])))PCBトレースは、その幾何学と周囲の誘電体の材料特性によって決定されます。 マイクロストリップトレースの場合、主な要因は次のとおりです。

  • トレイト幅 – より広いトレースの低インピーダンス.
  • [誘電体高(]]]h]])] - 参照平面へのトレースの距離。
  • [ 誘電率(]]] ε]]]r]]]]) - - ε[[[]]] はインピーダンスを減少させます。
  • [銅厚(]]]t])] - 銅はわずかにインピーダンスを下げます。

これらの関係を理解することで、デザイナーは特定のインピーダンスをターゲットにすることができます。通常、シングルエンドトレースまたは90〜100Ωの差分ペアを対象としています。 2つの最も一般的なトレース構造は、マイクロストリップ(アウターレイヤー)とストリップライン(内部レイヤー)で、それぞれ異なるインピーダンス特性を有する。 同層の地上トレースで、コプランアウェーブガイド(CPW)構造は、より良いフィールドの結束を提供し、隣接トレースに結合するRFアプリケーションに優先されます。

インピーダンス制御のための高度なPCB設計技術

基本的なルールを超えて移動し、高度な設計方法は、信号のパス全体にわたってインピーダンスを正確に制御します。

制御されたトレースの幾何学

現代のPCB設計ソフトウェアは、レイヤーのスタックアップに基づいてインピーダンスを計算する組み込みフィールドソルバーを含みます。 しかし、実際の計算されたインピーダンスを達成するには、製造公差に注意が必要です。 以下の戦略を使用してください。

  • ターゲットインピーダンス範囲(例、50Ω±5%)を指定し、スタックアップからノミナール値までトレース幅を設計します。
  • エッチング要因のアカウント - エッチング後の実際のトレース幅はCAD幅と異なる場合があります。あなたの製作者にパートナーして、エッチング補正データを入手してください。
  • 破壊された幅の変化を避けてください。 痕跡の幅を変更すると、反射を最小限に抑えるときにテーパー遷移を使用します。

誘電材料の選択

誘電体材料は、インピーダンスの一貫性で最大の変数です。標準FR-4は、高損失の有形および幅の変動による1〜2GHz以上の周波数には適していませんεr](典型的に4.2〜4.8)。高周波作業については、以下の材料を選択します。

  • []テーブル]ε[]]の周波数と温度 - 例:、ロジャース4350B(]])ε[[]r≈3.48、±0.05]、イソラI-Tera、MT40、またはMegtron 6.40、メグトロン、メグロン、メグロン、メグロン、メグロン、メグロン、メグロン、メグロン、メグロン、メグロン、メグロン、メグロン、メグロン、メグン、メグン、メグン、メグン、メグン、メグン、メグン、メグン、メグン、メグン、メグン、メグン、メ、メ、メグン、メ、メグン、メ、メグン、メ、メ、メグン、メ、メグン、メ、メグン、メ
  • []低放散因子(Df)[ - 重要なRFパスの10 GHzで0.005未満。
  • [] 連続ガラスの織り方 – 広角ガラスまたは低プロファイルガラスは] ε ]]]]rボード全体で変動します。

多層基板では、信号がレイヤー境界を交差させるインピーダンスのステップを回避するために、スタックアップ全体に均一な誘電体を使用します。 ]]Rogers Corporationは、その積層のための詳細なデータシートとインピーダンスの計算機を提供します。

インピーダンスマッチングネットワーク

制御されたトレースインピーダンス、コネクターの停止、ビアス、コンポーネントパッドでも、不一致を作成します。 高度な技術は次のとおりです。

  • []シリーズ終了:]] ドライバーの近くの抵抗器(典型的に33〜50Ω)を配置して反射を弱めます。
  • ACカップリングコンデンサ:[]]]は、多重並列コンデンサ(例えば、100 nF + 10 nF + 1 nF)を使用して、広範囲の周波数範囲にわたって低インピーダンスを維持します。
  • ]タブフィルタ:]] 分散マッチングエレメント(例えば、四半期波トランス)を狭帯域アプリケーションに追加します。 特性インピーダンスを持つ四分波トランスZ[1 = √(]]]Z ]] ] [[FLT:[FLT:[FLT:]]]]] [[FLT:[FLT:[FLT:[FLT:[FLT:[FLT:[FLT:[[FLT:]]]]]]]]]]]]]] [[[[[[[[[[[FLT:[FLT]]]]]]]]]]]]]]]] [[[[[[[[[[[[[[[[[[[[FLT]]]]]]]]]]]]

差動のペアのルーティング

高速差動信号(USB 3.0、PCIe、HDMI)は、差動インピーダンスとイントラペアスキューの両方のタイトな制御を必要とします。 最高のプラクティスは次のとおりです。

  • 対間の一定の間隔を維持します。 – 典型的には3〜5×基準面上の誘電体の高さ。
  • 必要に応じて、蛇口遅延のみを使用してください。差動長さの一致がしっかりと制御されることを確認してください(1 Gbps +信号の5ミル以内)。
  • 差分ペア内での配置を避けてください。 避けられない場合は、現在のリターンパスを保存するために近くの地面のリターンを経由して追加してください。

浴槽とバックドリリング

ルーホールバイスは、高周波数で共鳴する不要な容量性スタブを作成し、重度のインピーダンスディップを引き起こします。 10Gbpsを超える信号については、以下を検討してください。

  • バックドレーリング:]] メッキ後、未使用のスタブ部分を取り除き、スタブの長さをゼロに近いまで削減します。
  • マイクロビア: 完全に浴槽を除去するためにレーザードリルされた盲目か埋められたビア(<100 μmの直径)を使用して下さい。
  • :Via 囲うこと:[]] シールドされた同軸のような転移を作成するためにRF信号の周囲を地面を経由して配置します。

インピーダンスの最適化のためのシミュレーションとモデリング

シミュレーションは、特に複雑な設計のために、製造にコミットする前に不可欠です。 2つの主なアプローチが使用されます。

2Dフィールドソルバー

偏光Si9000やS-パラメータの断面形状に基づく計算インピーダンスなどのツール。単純構造で高速かつ正確ですが、トランジションで3D効果を考慮しない場合があります。

3D電磁シミュレーション

Ansys HFSS、CST マイクロウェーブスタジオ、または Keysight EMPro は、コネクタ、ビア、パッケージの移行を含む、信号パス全体をモデル化します。 これらのツールは、S パラメータを抽出し、電磁場を視覚化し、インピーダンスの不一致を特定するのに役立ちます。 典型的なワークフロー:

  1. 指定された積層物から材料特性でスタックアップを設定します。
  2. 平面レイアウト、平面レイアウト、平面レイアウトを図って作成します。
  3. 周波数掃引(100kHz～40GHz)を実行します。
  4. 試験入出入インピーダンス(]])S[11]])とインサートロス(]S[]21[[]]]))。 -20dBよりも良好なリターン損失は、良好なインピーダンスマッチングを示します。
  5. スミスチャートを使用して、インピーダンスがターゲットから逸脱する場所を特定します。

3Dシミュレーションでは、テーパーコプランナーの導波路や地上波ガイド(GCPW)などの非標準幾何学の最適化も実現します。]Ansys HFSSは、このような分析のために業界に広く使用されています。

実践的な実装と検証

理論的設計は、製造現実を生き生き残る必要があります。次の慣行は、インピーダンスターゲットが生産で満たされていることを確認します。

製造用加工用加工用加工用加工用(DFM)

PCBメーカーと密接に作業します。典型的な許容範囲は次のとおりです。

  • 踏面の幅:標準的なエッチングのための±20%、高度プロセスのための±10%。
  • 誘電体の厚さ:プレプレグおよび中心の層のための±10%。
  • 誘電率:高性能の積層物のための±5%。

最悪のケースのインピーダンスの偏差を計算するために許容範囲内のこれらのパラメータを変更することにより、シミュレーションツールでモンテカルロ分析を実行します。 バリエーションがあなたの仕様(例えば、±5%)を超えた場合、ターゲット幅を見直し、異なるスタックアップを検討してください。

表面の終わりの効果

液浸銀、ENIG、HASLはすべてインピーダンスにわずかに影響を与えます。RF設計では、エンイグ(無電解ニッケル液浸金)が、それは、フラットで均一な表面を提供し、歪みのないトレースジオメトリを提供します。コントロールインピーダンストの痕跡に厚手の仕上げ(例えば、無鉛HASL > 1ミル)を避けます。

TDRとVNAによる検証

プロトタイプ板は、フル生産の前にインピーダンスのためにテストする必要があります。 2つの器械は一般的に使用されます:

  • [Time-Domain Reflectometer (TDR):[]]は、高速に上昇するパルスをトレースに送り出し、反射波形を測定します。トレースに沿ってインピーダンスプロファイルが表示されます。フラットラインは、一貫したインピーダンスを示します。ディップまたはピークは、不一致を示します。
  • []ベクトルネットワークアナライザー(VNA):[]] 測定反射係数(]]S11]])と伝送([[]S[]21]]]]]]] 周波数を変換します。 [FLT[FLT:[FLT:[FLT:[FLT][FLT][[FLT][F][[F][FLT][[[[FLT]]][[[[[[[[[[F]]]]]]]]][[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[F]]]]]]]

多くのファブリケーターは、クーポンテストを提供します。エッチング後に測定されたパネルに専用のテストトレース。これらのクーポンをリクエストして、実際のデザイントレースをできるだけ詳しく表現してください。

インピーダンスエンジニアリングの未来の動向

112 Gbps (PAM-4) および RF システムを超えたデータ転送速度が 100 GHz に達するにつれて、新しい課題とソリューションが出現します。

  • 低損失材料: 液晶ポリマー(LCP)とポリエチレン(PTFE)の複合材料は、Df < 0.001 10 GHzで2.1未満の εrを提供します。 それらはミリ波モジュールでますます使用されます。
  • 添加剤製造:]印刷された電子機器とインクジェットプリントされた銀製の痕跡は、微細な解像度(30〜50μm)を達成することができますが、一貫した誘電特性に依然として闘います。 彼らは試作のための約束を示す。
  • 工程内補正:] レーザトリマブル抵抗器または調整可能なインピーダンスライン(例えば、RF MEMSを使用して)は、ポストアセンブリ調整が製造の変動を修正することを可能にします。
  • [AI主導の最適化:[]]機械学習アルゴリズムは、従来のパラメトリックスイープよりも高速な多岐にわたる制約(インピーダンス、クロストーク、ルーティング密度)のためのトレースの幾何学を最適化することができます。

コンテンツ

高周波信号のPCBトレースインピーダンスを最適化すると、高度な設計技術、慎重な材料選択、徹底的なシミュレーション、および厳格な検証のブレンドが必要です。 方法を適用することにより、制御されたジオメトリ、対比誘電、差動ルーティング、バックドリリング、EMシミュレーション - エンジニアは、マルチギガビットデータレートでも±5%以内のインピーダンス許容を達成することができます。 進化した材料と製造プロセスで更新されると、あなたの設計が引き続き強化されたことを確認するために[FAC]をガイドと[FAC]を参照してください。 [FAC]