CPU 아키텍처의 데이터 경로 대역폭을 강화하는 것은 전반적인 시스템 성능을 개선하기위한 필수적입니다. 그것은 병목과 증가 처리량을 줄이기 위해 프로세서 내에서 데이터 이동을 최적화하는 방법을 포함합니다. 여러 실용적인 기술은 이러한 목표를 달성하기 위해 고용 될 수 있습니다.

Data Path 폭 증가

한 개의 straightforward 방법은 32 비트에서 64 비트 또는 더 넓은 버스로 이동과 같은 데이터 경로의 폭을 증가시키는 것입니다. 이것은 더 많은 데이터를 동시에 전송하고 전송 사이클을 줄이고 대역폭을 향상시킵니다.

Pipelining 구현

Pipelining은 단계로 처리하는 데이터를 분할하고, 여러 데이터 작업을 동시적으로 수행 할 수 있습니다. 이 기술은 처리량을 증가시키고 데이터 전송 및 처리 작업을 과잉함으로써 사용 가능한 대역폭을 더 잘 활용합니다.

다중 데이터 경로 활용

다중 데이터 경로 또는 채널을 고용하면 병렬 데이터 전송을 허용합니다. 다중 채널 메모리 인터페이스와 같은 기술이 데이터를로드, 혼잡을 감소시키고 효과적인 대역폭을 증가.

Cache Hierarchies를 최적화

효율적인 캐시 설계는 프로세서에 대한 자주 액세스 된 데이터를 유지함으로써 데이터 전송 지연을 최소화합니다. 고속 캐시 및 최적화 된 캐시 일관성 프로토콜은 높은 데이터 처리량을 유지합니다.