Dsp Chips의 고정점 Arithmetic을 가진 Iir Filter 구현: 모범 사례

고정 포인트 IIR 필터에 대한 긴 구조 결정 결정

직접 양식 I vs. 직접 양식 II

필터의 차이 방정식의 topology는 숫자 성능에 영향을 미치는 단일 가장 중요한 결정입니다. 직접 형태 II 구조는 더 적은 지연 라인을 사용하지만 반복적 인 피드백 섹션에서 전체 필터 이득을 집중합니다. 이것은 내부 노드가 입력 신호를 넘어 성장할 수 있기 때문에, 일반적으로, 내부 오버플로우의 높은 위험을 생성합니다. Direct Form I (DFI)는 FeedforLT (DSO)를 분리하고, (TRO)는, IFTR (FLT:3)의 가장 높은 압력에 대한 추가적인 변화에 대한 추가적인 변화에 대한 추가적인 변화입니다.

Cascaded Biquad 표준

고정 포인트 구현은 단일 모노리딕 섹션으로 직접 하이-주문 (예 : 8 주문) 전송 기능을 실현해야합니다. 필터 계수의 감도는 필터 주문과 함께 exponentially 성장합니다. 전송 기능을 [[FLT : 0]]]cascaded second-order sections (SOS) 또는 biquads[[FLT :1]]로 끊어지면서 극은 복잡한 혼란을 유발하는 것으로 간주됩니다. 가장 높은 수준의 단락을 가진 가장 높은 단락을 최소화하는 것은 매우 높은 수준의 초경량 계수를 가진 가장 높은 수준입니다.

핵심 구현 Quantization 및 Scaling에 대한 전략

계수 Quantization와 폴란드 배치

이 시스템은 수많은 종류의 자원을 공급하는 데 필요한 모든 것을 제공합니다. 이 시스템은 수많은 자원을 공급하고 있습니다. 이 시스템은 수많은 자원을 공급하고 있습니다. 이 시스템은 수많은 자원을 공급하고 있습니다. 수많은 자원을 공급하고, 자원을 공급하고, 자원을 공급하고, 자원을 공급하고, 자원을 공급하고, 자원을 공급하고, 자원을 공급하고, 자원을 공급하고, 자원을 공급하고, 자원을 절약하고, 자원을 절약하고, 자원을 절약하고, 자원을 절약하고, 자원을 절약하고, 자원을 절약하고, 자원을 절약하고, 자원을 절약하고, 자원을 절약할 수 있습니다.

내부 신호 성장과 확장 관리

IIR 필터의 반복적 인 성격은 내부 노드 값이 크게 성장할 수 있다는 것을 의미하며, 가장 큰 입력으로도 증가할 수 있습니다. 예를 들어, 높 Q 리슨레이터는 피드백 루프 내에서 100 이상의 요인에 의해 작은 입력을 증폭 할 수 있습니다. 과잉 플로우를 방지하기 위해 입력 스케일링 인자 ( 논리적 이동을 적절히 수행하십시오)가 도입되어야합니다. 표준 DF1 비스듬한 차이 방정식을 고려하십시오.

에서 의 이동 기능의 최대 이득이 G인 경우, 입력 신호는 에 의해 스케일을 갖춰야 합니다 (또는 2 대강) 피드백 경로에 과잉을 보장하기 위하여. 더 높은 주문 시스템을 위해, 각 biquad 단계는 그것의 최대 이득 기여에 근거를 둔 그것의 자신의 스케일링 분석이 요구합니다.

넓은 가속기 및 포화 레버링

대부분의 고정 포인트 DSP는 40 비트 또는 56 비트 누적을 특징으로합니다. 이 넓은 레지스터는 정밀도를 잃지 않고 다가가가 추가 작업의 결과를 축적합니다. 도전은 40 비트 누적 결과가 16 비트 또는 32 비트 메모리 위치로 다시 저장되어야합니다. 두 모드는 존재합니다. 포장 및 포화. Wrapping는 큰 긍정적 인 신호가 갑자기 큰 음극적 인 신호가 될 수 있습니다.[FLT:]]는 최대의 음극성 신호가 발생하면 최대의 음극성 신호가 발생합니다.]

고급 수치 Pitfalls 및 재 중개

한계 주기 및 죽은 지역

고정점 IIR 필터는 0 입력으로도 제한 사이클을 호출하는 자체 유지 oscillations를 전시 할 수 있습니다. 과립상 한계 주기는 반복적인 다중화에 있는 과잉 오류에 의해 기인합니다. 제품 가 단어 길이에 맞을 때, 둥근 과실은 축적할 수 있습니다. 1개의 표준 구제는 죽은 지역을 실행하기 위한 것입니다: 입력 및 상태 변수가 정의된 임계값의의의 변수가 있을 때, 상태 변수는 명확하게 또는 제로의 신호에 의해 손상될 수 있습니다. 이 기능은, 이 오류가 완전히 손상된 소음의 한계를 방지할 수 있습니다.

높은-Q 및 좁은 밴드 필터 처리

높은 Q 요인을 가진 좁은 밴드 IIR 여과기는 특히 계수 quantization에 과민합니다. denominator 계수에 있는 작은 변화는 센터 빈도 또는 대역폭을 두드러지게 바뀔 수 있습니다. 그런 경우, lattice 필터] 또는 ]state-space 구조를 사용하여 고려해, 더 많은 계산의 비용에 더 낮은 계수 감도를 보여주십시오. 게다가, 두 배 denominator를 위해 32 비트를 사용하여 (nbit)를 위한 정밀도를 제공하십시오.

검증 및 검증 방법론

Bit-True 시뮬레이션 및 공동 자극

시뮬레이션없이 고정 포인트 구현을 신뢰하는 것은 위험합니다. 엔지니어는 하드웨어에 배포하기 전에 비트 true 모델을 통해 정확한 정량 계수 및 고정 포인트 분석 작업을 실행해야합니다. MATLAB Fixed-Point Designer 또는 사용자 정의 C 모델과 같은 도구는 포화 및 라운드 인트릭이 시뮬레이션을 허용합니다. 이상적인 이중 정밀 참조 모델에 대한 고정 포인트 모델의 출력을 비교하면 의미있는 Squared Error (MSE) 및 Q-NR (S)의 유효성 검사를 제공합니다. 이 시스템은 특정 표준을 충족하는 시스템의 표준을 충족합니다.

하드웨어 인 - - 루프 (HIL) 테스트

필터가 대상 DSP에서 실행되면 검증은 하드웨어 도메인으로 이동합니다. 알려진 테스트 벡터를 주입하는 것은 단위 임펄스와 같은 긴 주파수에서 사인 파동을 단계로 밟고, 멀티 톤 신호를 통해 엔지니어가 가장 오래된 출력에 대한 실제 DAC 출력을 비교할 수 있습니다. 출력의 스펙트럼 분석은 내부 포화 또는 제한 사이클에 기인한 예상치 못한 고조파를 알 수 있습니다. 내부 상태 분석에 대해 내부 상태 변수를 스트림하는 진단 모드를 구현하는 표준 연습입니다.

Robustness를 위한 단위 테스트

생산 코드는 가장자리 케이스를 위한 단위 시험을 포함해야 합니다:

• DC 안정성: 일정한 DC 값을 주사하고 정의된 경계 내에서 출력을 확인합니다.
• 최대 진폭 진폭 파: Passband 가장자리에 전체 스몰 파를 적용하고 포화가 발생하지 확인.
• 영입 복구: 큰 입력을 적용하고 제거. 설정 시간을 측정하고 제한 사이클을 확인.
• ]Overflow Recovery: 축적자를 포화하고, 신호가 제거될 때 출력을 매끄럽게 검사하는 신호를 주사합니다.

관련 기사

DSP 칩에 고정점 변죽을 가진 IIR 여과기를 실행하는 것은 묻힌 체계 엔지니어를 위한 수요 그러나 필요한 일을 남아 있습니다. 성공적인 실시는 3개의 중요한 지역에 있는 주의깊게 계획이 요구합니다: 건축술 (높은 주문 단면도에 간색한 건초), 스케일링 (확한 말 길이 내의 시동 신호 성장), 및 검증 (가로울기 가장 및 엄격한 HIL 테스트). 이 제일 연습에 adhering에 의하여, 엔지니어는 IIR 통제의 안정되어 있는 성과, 그리고 안정되어 있는 질의를 개발할 수 있습니다.