마이크로 프로세서의 결함 허용 오차는 중요한 시스템에서 신뢰할 수있는 작동을 보장하기 위해 필수적입니다. 그것은 검출, 정확하거나 처리 중에 발생할 수있는 오류를 방지하는 기술이 포함되어 있습니다. 이 문서는 일반적인 방법을 탐구, 결함 공차, 실제 구현을 평가하는 데 사용되는 계산.

Fault 허용 오차의 방법

여러 기술은 마이크로 프로세서에서 오류 공차를 강화하기 위해 고용됩니다. 이 하드웨어 중복, 오류 감지 및 교정 코드 및 소프트웨어 기반 접근 방식을 포함합니다. 하드웨어 중복은 하나의 실패가 발생하면 다른 사람이 걸릴 수 있도록 구성 요소를 복제합니다. 패시턴 검사 및 순환 중복 검사 (CRC)와 같은 오류 감지 방법, 데이터 전송 또는 처리 중에 오류를 식별합니다.

햄 밍 코드와 같은 오류 수정 코드, 뿐만 아니라 감지하지만 또한 오류의 특정 유형이 자동으로 수정. 소프트웨어 방법 watchdog 타이머와 예외 처리 routine를 모니터링 시스템의 건강과 오류에 응답.

Fault 허용 오차에 대한 계산

결함 공차를 분류하는 것은 종종 실패 (MTBF)와 오류율 사이의 시스템의 평균 시간을 계산하는 것이 포함됩니다. 결함 나무 분석 (FTA)와 같은 신뢰성 모델은 잠재적 인 실패 포인트와 추정 시스템 견고성을 식별하는 데 도움이됩니다. 예를 들어, 구성 요소의 확률이 p이고 중복이 사용되며, 전체 시스템 신뢰성은 중복 단위의 수를 기준으로 계산 될 수 있습니다.

n 중복 구성 요소가있는 시스템에서 시스템은 시스템 실패가 종종 다음과 같이 모델링 된 확률 :

P(시스템 실패) = pn] ]]

실제 접근법

마이크로프로세서의 결함 공차를 구현하는 것은 시스템 요구사항을 기반으로 적절한 기술을 선택해야 합니다. 하드웨어 중복은 신뢰성이 중요하고 있는 항공우주 및 의료 기기에서 공통적입니다. 오류 감지 및 보정은 데이터 손상을 방지하기 위해 메모리 및 통신 인터페이스로 통합됩니다.

디자이너는 또한 3개의 동일한 단위가 평행으로 작동하고 있는 3개의 동일한 단위가, 대다수 투표가 정확한 산출을 결정하는 3개의 동일한 단위가 있는 Triple Modular Redundancy (TMR)와 같은 결함 관대한 건축술을 통합합니다. 일정한 테스트 및 검증은 시간에 체계 무결성을 유지하기 위하여 근본적입니다.