Minimal Signal Degradation을 통한 고속 디지털 인터페이스 설계 기술

이 웹 사이트는 귀하가 웹 사이트를 탐색하는 동안 귀하의 경험을 향상시키기 위해 쿠키를 사용합니다. 이 쿠키들 중에서 필요에 따라 분류 된 쿠키는 웹 사이트의 기본적인 기능을 수행하는 데 필수적이므로 브라우저에 저장됩니다. 또한이 웹 사이트의 사용 방식을 분석하고 이해하는 데 도움이되는 제 3 자 쿠키를 사용합니다. 이 쿠키는 귀하의 동의하에 만 브라우저에 저장됩니다. 이러한 쿠키를 거부 할 수도 있습니다. 이러한 쿠키 중 일부를 선택 해제하면 검색 환경에 영향을 미칠 수 있습니다. 이러한 쿠키 중 일부를 선택 해제하면 검색 환경에 영향을 미칠 수 있습니다. 이러한 쿠키 중 일부를 선택 해제하면 검색 환경에 영향을 미칠 수 있습니다.

Signal Degradation에 대한 이해

신호 degradation는 운전사에서 수신기에 전파하는 것처럼 디지털 신호의 진폭, 타이밍, 또는 모양에서 어떤 변화든지 우회합니다. 더 낮은 속도로 negligible인 높은 주파수에, parasitic 효력은 지배적 됩니다. 1 차적인 기계장치는 다음을 포함합니다:

전자 간섭(EMI)] – 변속선에 결합된 외부 소음 소스.
Crosstalk – 인접한 추적 사이의 용량 및 유도 연결.
임시 불연성] – 특성 임피던스와 부하, 소스, 또는 상호 연결 간의 mismatches, 반영을 일으키는.
피부 효과와 유전체 손실 – 높은 주파수에서, 전류는 도체 표면에 집중하고, 저항을 증가하면서, 기판은 열으로 에너지를 흡수합니다.
압력 전환 소음(SSN) – 전압 변동은 높은 전류 트랜스미터로 인해 힘과 지상면에 있습니다.

이러한 요인의 각각은 신호에 대한 감소에 기여 (SNR) 및 타이밍 마진. 신뢰할 수있는 작동을 위해, 디자이너는 전체 분해가 수신기의 지정된 임계 값 내에서 남아 있다는 것을 보증해야합니다. 이러한 메커니즘을 이해하는 것은 효과적인 대책을 구현하는 첫 단계입니다.

Signal Degradation을 최소화하는 핵심 기술

1. 통제되는 임피던스 디자인

전체 신호 경로에 따라 일관된 특성 임피던스 유지는 중요합니다. 반사는 횡단, 커넥터 전환 또는 임의 종단부 종단부 끝과 같은 즉석 임피던스 변화가 발생합니다. 제어 임피던스를 달성하기 위해 디자이너는 추적 기하학적을 지정합니다. 참조면 위도 높이 및 유전 적의 상대적 허용 (Dk) - 필드 해결사 또는 적 공식식.

일반적인 전송 라인 토폴라에는 microstrip (아래 참조 비행기와 외부 층에 추적) 및 스탈린 (두 개의 참조 비행기 사이에 샌드위치). 스탈린은 더 나은 보호 및 낮은 크로스톡을 제공하지만 제조 비용을 추가합니다. 스태프는 초기 계획되어야하며 PCB 제조업체는 테스트 쿠폰에 임피던스를 확인해야합니다. 단일 엔드 라인의 전형적인 대상 임피던스는 50 Ω이며, 다른 쌍은 종종 90 Ω, 100 Ω, 85 Ω 또는 85 Ω (표준 인터페이스)에 따라 다릅니다.

임베디드 계산기 또는 시뮬레이션 도구 (예 : Polar Si9000, Ansys Q2D)의 사용은 필요한 추적 폭과 간격을 결정하는 데 도움이됩니다. 또한 솔더 마스크의 효과를 고려하는 것이 중요합니다. 이 유 전체 일정은 2 ~ 5 Ω의 임피던스를 낮추는 것이 중요하지 않습니다. 많은 제조 업체는 "tuned" stackups를 제공하므로 내부 층이 사전 검증됩니다. [[FLT : 0]Texas Instruments의 무결성 신호 가이드 [FLT]]

2. Proper 종료 전략

종료는 다른 여행과 앞뒤로, 반지를 만들고 과잉을 창조할 것이다 반영한 신호의 에너지를 흡수합니다. 선택은 토폴로지와 운전사 특성에 달려 있습니다:

시리즈 종료: 드라이버의 출력 임피던스와 라인의 특성 임피던스와 같은 시리즈 (운전사)에 배치된 저항기. 시계 또는 단종 신호와 같은 포인트 포인트 포인트 포인트 라인에 사용됩니다. 그것은 부하에 현재 드라이브와 한계를 감소시킵니다.
Parallel 종료: 수신기 끝에 지상에 저항기 (또는 VCC), 선 임피던스에 일치. 긴 선에 효과적인 그러나 DC 전원 분산을 증가.
AC 종료: 시리즈 축전기 및 수신기에 잡아당기기 저항기. 그것은 AC 신호를 정하는 동안 DC를 막고, 전력 사용을 감소시키십시오; DDR 기억 같이 고속 버스를 위해 이상.
Thevenin 종료: 수신기에 VCC, 하나에 1개에 1개에 1개에 1개, 평행한 동등한 선 임피던스와 더불어. 차별 신호에서 사용되거나 일반적인 형태 전압을 놓기 위하여.

차분한 쌍을 위해, 종료는 쌍 (예를들면, 긍정적인과 부정적인 선 사이 100 Ω 저항기)의 맞은편에 적용되어야 합니다. 제대로 종결하는 것은 신호 반사 문제점의 주요한 원인입니다. ] 종료 기술에 아날로그 장치' 기사 ]는 각 방법의 실제적인 비교를 제안합니다.

3. 차별 신호

차별 신호는 두 가지 보완 추적에 데이터를 전달합니다. 1 개의 비-변형, 1 개의 반전 - 수신기가 전압 차이를 감지합니다. 이 접근법은 고속 인터페이스에 대한 몇 가지 이점을 제공합니다.

Common-mode 거부: 전동자 간섭은 두 줄에 동등하게 연결되며, 소음 면제를 개선합니다.
EMI: 동등하지만 반대 전류는 자기장을 취소, 라미네이트 배출을 낮출 수 있습니다.
고소음 마진: 수신기는 작은 전압 스윙을 감지하여 저전력 작동을 고속으로 가능하게 합니다.

다른 쌍은 USB 3.x, HDMI, DisplayPort, PCI Express 및 Ethernet 10GBASE-T와 같은 표준에 기본적입니다. 키 레이아웃 규칙은 쌍을 단단히 결합 (제어 간격), 몇 밀 (스쿠우를 최소화하기 위해) 내에서 일치하는 추적 길이를 유지하고 임피던스 불연성을 생성하는 90 ° 코너를 피하는 데 사용됩니다. 쌍은 연속 참조 비행기를 지나야하며, 레이어 사이의 전환은 균형 잡힌 [LT] [FAL]] [FAL]] [FAL]] [FAL]] [FAL]] [FAL]]] [FAL]] [FAL]]] [FAL]]] [FAL]]]]] [FAL]]]] [FAL]]] [FAL]]]] [FAL] [FAL]]]]] [FAL] [FAL] [FAL] [FAL]]] [F]] [F] [F] [F] [F]]]]] [F] [F] [F] [F] [F]]]]]]] [F]]]]] [F] [F]]

4. Trace 길이 관리 및 최적화 된 레이아웃

물리적 레이아웃은 신호 분해에 직접 영향을 미칩니다. 짧은 추적은 종종 염기 및 지연을 감소하지만 복잡한 보드에서 길이를 늘리고 때로는 방해를 경로를해야합니다. 다음 관행은 신호 품질을 보존하는 데 도움이됩니다.

길이 일치: 평행한 버스 (DDR, MIPI) 및 차분한 쌍을 위해, 지연 다름은 꼬집습니다. 길이 일치하기 위하여 뱀 흔적을 사용하지만, 상호 유도를 극소화하기 위하여 적어도 3배 추적 폭을 지킵니다.
사용을 최소화: 각 를 통해 파라시틱 커패시턴스 및 유도를 도입. 고속 신호를 위해, 다시 데릴을 사용하여 제거를 제거하고, 층 전환을 위해 마이크로 비아를 고용.
지속적인 참고 비행기:는 고속 추적 아래 지상 또는 힘 비행기를 절단하지 않습니다. Gaps는 임피던스 불연속을 만들고 반복 유도를 증가시킵니다. 비행기 분할이 비폭적이지 않은 경우, 그 밖에서 신호를 훔쳐서 커패시터나 브리지를 경로를 경로를 경로를 경로를 경로를 좁히십시오.
반환 경로 제어:고속 신호는 인접한 비행기에 따라 직접 통일된 반환 경로가 있어야 합니다. 어떤 중단(예: 지상면의 슬롯)는 현재를 파괴하고, 유도 및 신호 분해를 증가시킵니다.
구역을 깔아:는 고속 추적과 다른 선 또는 과민한 아날로그 신호 사이 별거를 유지합니다. 엄지의 규칙은 수락가능한 크로스톡 감소를 위한 3 5배 추적 폭 (3W에 5W)입니다.

Mentor PADS, Cadence Allegro, Altium Designer와 같은 PCB 디자인 도구는 길이, 간격 및 임피던스 요구 사항을 설정하기위한 제약 관리자가 포함되어 있습니다. [[FLT : 0]]] 고속 레이아웃 최적화에 IEEE 용지 [[FLT : 1]은 시뮬레이션 구동 레이아웃으로 더 통찰력을 제공합니다.

더 많은 모범 사례

지상에 놓고 힘 Integrity

낮은 유도 전력 배급은 안정되어 있는 전압 수준 및 소음 감소를 위해 근본적입니다. 힘과 지상 연결을 위한 다수 를 이용하고, 각 IC의 힘 핀에 가까운 기류 축전기를 두십시오. 최소한도 별거와 더불어 전산화한 지상 비행기 및 힘 비행기는, 낮 임피던스 경로를 창조합니다. 고속 공용영역을 위해, 디지털 방식으로 엇바꾸기 소음에서 과민한 아날로그 도메인을 고립시키기 위하여 알파철 구슬을 사용하여 고려하십시오.

보호 및 EMI 완화

외부 보호 울안 (구획) 고주파 구획의 주위에는 광선 방출을 감소시키고 외부 EMI에 대하여 보호합니다. PCB에, 지상에 놓는 바느질을 가진 감시 추적은 인접한 고속 선 사이 방패를 제공할 수 있습니다. 시계 신호 같이 특히 noisy 공용영역을 위해, 전자기 분야를 confine에 줄무늬 (베트웨덴 2 비행기)로 그(것)들을 경로를 갑니다.

물자 선택

이 재료의 속성 – 주로 방사율 (Df) 및 유전적 상수 (Dk) – 크게 높은 주파수에서 신호 손실에 영향을 미치는. 표준 FR-4는 5 GHz의 위 눈에 띄는 손실을 일으키는 ~0.02의 Df를 가지고. 높은 데이터 속도 (예 : 25 Gbps 및 그 이상), Rogers 4350B 또는 Isola Tachyon와 같은 저 손실 재료가 권장됩니다. 이 자료는 Dk 변이가 낮고 훨씬 낮은 Df 변이가 있으며 훨씬 낮은 Df의 변형이 적고, 더 적은 통제에서 더 나은 불능.

시뮬레이션 및 사전 학습 분석

PCB 레이아웃에 투입하기 전에, 다른 stackups, trace geometries 및 종료 값을 평가하기 위해 사전 레이아웃 시뮬레이션을 실행하십시오. HyperLynx, SiSoft QSI, 또는 Ansys SIwave와 같은 도구는 디자이너가 S-parameters 및 눈 다이어그램을 모델링 할 수 있습니다. 포스트 레이아웃 추출 및 시뮬레이션은 결함 또는 과도한 크로스톡을 통해 문제 위치를 식별 할 수 있습니다. 제작 전에 비용을 절감하고 재즈 핀을 절약하십시오. 많은 고속 프로젝트는 이제 모든 흐름에 대한 완벽한 설계를 채택했습니다.