이 확장된 가이드는 아날로그 전자공학에 있는 기본적인 건물 구획, 과민한 다운스트림 성분을 위해 근본적인 신호 보호 그리고 파형 형성을 제공하는 입니다. 가동 증폭기 (op amps)를 레버로 처리해서, 디자이너는 수동태 다이오드 죔쇠가 혼자 배달할 수 없는 정확한, 조정가능한 및 반복가능한 제한 행동을 달성할 수 있습니다. 이 확장한 가이드는 이론, 디자인 방법론, 성분 선택 및 신호 보호를 위한 op amps를 가진 강력한 활동적인 제한기 그리고 클립을 창조하기 위하여 관여된 실제적인 무역 떨어져 포함합니다.

Active Limiters 및 Clipping Circuits를 이해하십시오.

ADC 입력, 증폭기 단계 또는 과전압에서 마이크로 컨트롤러 핀을 보호하는 전형 범위에 입력 신호의 진폭을 변형시키는 회로입니다. zener 다이오드 또는 저항기 분배기를 사용하여 간단한 수동 제한과는 달리, 활성 제한기는 신호 소스에 최소 부하를 정확하게 제어하는 op amp을 통합합니다.

클립핑 회로는 의도적으로 “클립” 파형을 한 번에 한 번에 의도적으로 “클립”하는 한계의 subset, 수시로 오디오 효력, 파형 발생에서 사용되고, 신호 형성에 통신 체계. 중요한 다름은 의도적으로 속합니다: 한계는 극단적으로 excursions를 죄는 동안 신호 불쾌을 보존하는 것을 목표로 하고, 클립을 깎는 회로는 예술 적이고 기능적인 목적을 위한 문턱의 위 파형을 찡그림합니다.

Op Amp 기반 리미터의 설계 원칙

op amp 근거한 제한기에 있는 핵심 기계장치는 1개 또는 참고 전압에 대하여 입력 신호를 비교하는 의견 반복입니다. 입력이 참고를 초과할 때, 다이오드는 앞으로 biased, 변화하는 의견 경로 및 통제되는 수준에 op amp 산출을 강제하는 것입니다. 이 부정적인 의견 활동은 죄는 이고 정확하, 다이오드 앞으로 전압 편류 및 온도 감도에서 고통을 수동적인 죔쇠와는 달리.

기본 활성 리미더 Topology

표준 긍정/ 부정적인 활동적인 제한기는 op amp의 비 변환장치 입력에 연결된 2개의 다이오드 및 2개의 참고 전압 근원을 이용합니다. 입력 신호는 변환장치 입력에 적용됩니다. V]에서 ]]는 긍정 참고 V]ref+[LT]] [LT:7]]에 의하여 조정되는 다른 점에 의하여 떨어졌습니다. 는 , 흡진한 점에 있는 10의 점에 있는 10의 점에 있는 10의 점에 있습니다. [FLT:]는 흡진한 점에 있는 10의 점이 다른 점에 있는 10의 점에 있는 10의 점에 있는 1개의 점에 있는 각 점에 있는 각 점에 있는 점이 있습니다.

Op Amp 피드백을 가진 정밀도 제한

다이오드 하락 (실리콘을 위한 ≈0.6 V)는 문턱 상쇄를 소개합니다. 이 과실을 삭제하기 위하여, 디자이너는 수시로 다이오드가 op amp 의견 반복 안쪽 안쪽에 있는 “최고 다이오드” 윤곽을 이용합니다. 이것은 효과적으로 앞으로 하락을 취소하고, 이하 방위 정확도를 가진 참고 전압을 추적하는 한계 문턱을 산출합니다. 매우 정밀도를 요구하는 신청을 위해, 가로장에 가로장 op amps 및 Schottky 다이오드를 사용하여 고려하십시오.

Equations 및 구성 요소 선택

간단한 2 디딜 리미터를 위해, 죄는 전압은 대략 입니다:

  • 긍정 죔쇠: Vclamp+] ≈ V]ref+ + V]D ]]]
  • 부정 클램프: Vclamp-] ≈ Vref- – VD]]

VD]]는 다이오드의 앞으로 전압이다. 정확한 임계값을 달성하기 위해, 낮은 밀도 Bandgap 전압 참조 (예: 아날로그 장치에서 REF19x 시리즈) 또는 규제 공급에서 저항기 분배기를 선택하십시오. op amp은 충분한 대역폭 (긴 대역폭 제품 > 1 MHz의 오디오 입력) 및 전류 (예: 1) FLT:0FLT:0)의 경우:3FLT:0]:0]]]V]]]V]]]]]]V]]]]]]]]]]]]]]]D[FLT:[FLT:[FLT:]]]]]]]]]]]]]]]][FLT:[FLT:[FLT:[FLT:[FLT:]]]]]]]]]]]]]]]]]]]]]]]]]][FLT:[

Op Amps를 가진 클립 회로 설계

클립핑 회로는 의도적으로 비선형이며 종종 튜브 포화를 에뮬레이트하는 데 사용되며 일시적인 파열에서 수신기를 보호하거나 사인 파동에서 사각형 파를 생성합니다. op amp은 클립핑 무릎에 이득과 정확한 제어를 제공합니다.

Symmetric 대. 비대칭 클립핑

심도 클립핑은 동등한 긍정적이고 부정적인 임계값을 사용하여, fuzz 효력 페달에서 일반적인 해파를 생성합니다. 비대칭 클립핑 (다른 임계값)는 부유물 음색 팔레트를 위한 확률과 조화를 창조합니다. 디자인은 straightforward입니다: 분리되는 가치를 가진 2개의 참고 전압을 대체하거나, 각 문턱을 자주적으로 조정하기 위하여 전위계 분배자를 이용합니다.

소프트 vs. 하드 클리핑

디지털 방식으로 체계에서 별칭을 일으키는 고주파 고조파를 생성하는 파형에 단단한 클립을 붙이는 것은 날카로운 구석을입니다. 부드럽게 클립을 씌우는 것은 문턱의 가까이에 파형을, 더 온난한, 더 음악 왜곡 생성하. 연약한 클립을 실행하기 위하여는, 다이오드 연결 transistor 또는 의견 경로에 있는 MOSFET를 가진 다이오드를 대체합니다, 또는 다이오드를 가진 시리즈에 있는 작은 저항기를 추가하십시오. 저항기 가치는 전환을 통제합니다.

Practical Clipping 회로 보기

고전적인 op amp 클리핑 회로는 피드백 루프에서 두 개의 백 투백 zener 다이오드를 사용합니다. Zeners는 ±V [[FLT : 0]] Z[FLT : 1] + 0.7 V에 출력을 클램프합니다. 저전압 응용 (예 : ±3.3 V 공급)의 경우, 1 kΩ 저항기와 함께 Schottky 다이오드를 사용하여 무릎을 부드럽게합니다. 100 Ω에서 10 kΩ의 저항기를 부드럽게 부드럽게 조정하여 부드러운 클립을 부드럽게 자르십시오.

Practical 고려 사항 및 응용

믿을 수 있는 생산 회로에 이론에서 움직이는 몇몇 기생충 및 환경 요인에 주의하십시오. 이 진단은 oscillation, 감소된 대역폭, 또는 극단적인 조건 하에서 실패로 이어질 수 있습니다.

대역폭 및 Slew Rate 제한

모든 op amp에는 finite slew rate (SR) 및 Gain-bandwidth 제품 (GBP)가 있습니다. 10 V 스윙이있는 20 kHz 오디오 신호를 위해 최소 SR 1.26 V / μs의 최소 SR는 slew-induced distortion을 피하기 위해 필요합니다. 빠른 트랜스시브 (예 : ESD 펄스)의 경우 SR > 100 V / μs의 op amp을 선택하십시오. GBP는 최소 10 배 이상 정확한 클램핑을 위해 루프를 유지하기위한 가장 높은 주파수가되어야합니다.

전력 공급 고려

op amp의 출력 스윙은 공급 레일에 의해 제한됩니다. ±15 V 공급을 위해 출력은 ±13 V에서만 스윙 할 수 있습니다. 참고 전압은 일반적인 모드 입력 범위 내에서 있으며 op amp의 출력은 전도성으로 클램프 다이오드를 구동 할 수 있습니다. 레일 - 투 - 레일 입력 / 출력 op amps (예 : OPAx317)을 사용하여 단일 공급 구성으로 디자인을 단순화합니다.

과전압 및 과전류에 대한 보호

최대 op amp limiter는 입력이 절대 최대 등급을 초과하는 경우에 무한한 과전압을 생존할 수 없습니다. op amp 입력에서 외부 Schottky 다이오드를 래치 업 또는 손상을 방지하기 위해 공급 레일에 추가하십시오. 산업 응용 프로그램에 대해서는 결함 조건에서 한계 전류에 op amp 입력하기 전에 일련의 저항기 (1 kΩ에서 10 kΩ)를 포함합니다.

열과 긴 Term 안정성

다이오드 앞으로 전압은 대략 2 mV/°C에 의하여 방울을 떨어뜨립니다. 온도 명백한 디자인에서는, 사용 다이오드 연결한 트랜지스터 (예를들면, 온도에 의하여 분배된 참고로 형성된 2N3904), 또는 전용 온도 compensated 전압 참고 IC를 이용합니다. Op amp 오프셋 전압 편류 (정밀 유형을 위한 전형적으로 5 μV/°C)는 또한 효과적인 죔쇠 문턱을 교전할 수 있습니다.

응용 프로그램-Specific 디자인 팁

  • 오디오 신호 보호: 은 촉감이 끊긴 op amp (TL072 또는 NE5532) 를 사용하여 촉감이 끊긴 찡그림을 방지하고, 일시적으로 흡입을 방지하는 데 부드러운 클리핑을 가진 빠른 슬리핑 op amp (TL072 또는 NE5532)를 사용합니다.
  • ADC 입력 과전압 보호:] ADC의 전체 스케일 범위의 밑에 클램프 임계값을 설정하여 보호하는 동안 클립을 방지합니다. 정밀 리미터를 가진 ADC의 전단 버퍼를 사용하십시오.
  • 통신 수신기 제한기: RF 및 중급 주파수(IF) 회로의 경우, OPA847와 같은 넓은 대역폭(>100 MHz)의 op amp을 선택하여 수신기를 감축하는 것을 방지합니다.
  • Waveform 생성: 은 삼각형에 사인 컨버터를 만들 수있는 클립 회로와 integrator를 결합합니다. 클립을 조정 문턱 삼각형 진폭을 변경하고 따라서 진 선형성.

시뮬레이션 및 테스트

프로토 타이핑 전에 현실적 다이오드 모델 (예 : 1N4148 또는 BAT54)로 SPICE를 사용하여 회로를 시뮬레이션하십시오. 일시적 응답을 노출하면 신호가 임계값을 교차 할 때 오버포킹을 전시하지 않습니다. 벤치에서 충분한 대역폭 (≥100 MHz)을 사용하여 진동 파형의 가장자리를 관찰하십시오. 정밀 멀티미터로 클램프 전압 정확도를 측정하십시오.

더 읽기를위한 외부 리소스

의논하기

이 웹 사이트는 귀하가 웹 사이트를 탐색하는 동안 귀하의 경험을 향상시키기 위해 쿠키를 사용합니다. 이 쿠키들 중에서 필요에 따라 분류 된 쿠키는 웹 사이트의 기본적인 기능을 수행하는 데 필수적이므로 브라우저에 저장됩니다. 또한이 웹 사이트의 사용 방식을 분석하고 이해하는 데 도움이되는 제 3 자 쿠키를 사용합니다. 이 쿠키는 귀하의 동의하에 만 브라우저에 저장됩니다. 이러한 쿠키를 거부 할 수도 있습니다. 이러한 쿠키 중 일부를 선택 해제하면 검색 환경에 영향을 미칠 수 있습니다.