고속 디지털 Pcb 트랙의 Signal Reflections 최소화 기술

PCB의 설계는 PCB의 설계에 따라, PCB의 설계는 PCB의 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계, 설계,

Signal Reflections에 대한 이해

PCB의 추적은 신호의 상승 시간이 추적 (지향적으로 추적 길이가 신호의 전기 길이의 한 tenth를 초과 할 때) 추적 지연보다 짧은 때 전송선으로 행동합니다. 이러한 경우 신호의 전압과 전류 propagate는 전자파로 추적 및 반환 경로에 의해 안내합니다. 이 파에서 볼 수있는 즉 불능은 추적의 특성 임피던스 (Z0)이며, Z0 (지향) 또는 Z0 (지향)에 의해 결정됩니다. (지향) 또는 Z0 (지향)의 부하가 표시된 경우, Z0 (지향) 또는 Z0 (지향)의 부하가 표시된 경우, Z0 (지향)의 부하가 반영됩니다.

반사는 선을 따라 건설 및 파괴적인 간섭을 일으키는 원인이 되고, 타이밍 예산과 논리적인 문턱을 진동할 수 있는 찡그림 신호 파형을 일으키. 임피던스 불임의 일반적인 근원은 추적 폭 변화, 층 전환 (vias), 날카로운 굴곡, 틈새 및 불평한 종료를 포함합니다. 이 원인은 체계적인 완화에 첫번째 단계입니다.

Minimizing Signal Reflections의 핵심 기술

1. 통제되는 디자인을 통해 임피던스 일치

가장 기본적인 기술은 각 전송선을 디자인하기 위하여 입니다 그래서 그것의 특성 임피던스는 근원 임피던스 (일반적으로 운전사의 산출 임피던스) 및 짐 임피던스 일치합니다. 통제되는 임피던스 디자인은 추적 폭, 구리 간격, 절연성 고도 및 물자 절연성 일정한 (Dk)의 주의적인 선택이 요구합니다. 단 하나 최후 추적을 위해, 일반적인 표적 임피던스는 50 Ω (RF와 일반적인 고속), 55 Ω, 또는 75 Ω, 90 Ω에 따라서 다른 표적에 따라서 다른 표적 임피던스를 갖춰집니다.

PCB 스태프의 레이어 제약 및 공차를 고려하기 위해 필드 패러 또는 임피던스 계산기 (Altium Designer, Cadence Allegro 또는 Polar SI9000과 같은)를 사용하여 PCB 스태프의 레이어 제약 및 공차를 고려하십시오. 제작 도면에 임피던스 제어를 지정하고 보드 하우스에서 쿠폰 테스트를 필요로합니다. 구리 소밀과 솔더 마스크 영향에주의를 기울여 1 ~ 3 Ω에 의해 Z0을 낮출 수 있습니다. 고속 설계를 위해 여러면에 추적을 언급하지 마십시오. 특정 평면에 직접 삽입 된 표면이 특정 평면에 직접 삽입되어 특정 표면에 직접 삽입 할 수 있습니다.

외부 링크: Texas Instruments: 전송선 반사 과 Altium: 제어 임피던스 PCB 디자인].

2. Proper 종료 전략

종료 저항기는 다른 짐 또는 근원에 반영할 신호 에너지를 흡수합니다. 종료 topology의 선택은 신호 유형, 힘 분산 및 타이밍 필요조건에 달려 있습니다.

시리즈 종료: 드라이버와 추적 사이에, 소스에서 저항기 (R s)를 배치, Z0 − R driver ( 드라이버의 출력 임피던스)와 같은 값과 동일. 이 선에 소스를 일치, 첫 반사 방지. 부하는 여전히 라운드 스트립 지연 후 전체 스윙 신호를 볼 수 있습니다. 포인트 투 포인트에 포인트 포인트 포인트에 적합, 저전력 링크. 일반적인 추적과 함께 50Ω 시리즈.
Parallel (pull-up/pull-down) 종료: 지상 또는 V tt (termination 전압)에 짐을 저항기. 값은 동등한 Z0를 소비합니다. 단순하지만 DC 전원을 소비합니다. DDR 데이터 라인과 같은 단일 엔드 버스에 사용됩니다.
Thevenin 종료: 두 저항기 (V tt, R2 지상에)는 Z0과 동등한 평행한 임피던스를 제시하고 편견 전압을 설치하고 있습니다. 일반적으로 LVCMOS 및 SSTL 공용영역에서 본.
AC 종료: 하중에 평행한 저항기를 가진 시리즈에 있는 축전기, 통과 DC를 가진 termination 높은 주파수를 종결하는 동안. DC 전력 소비를 감소시키기를 위해 유용한.

디자인 단계에서 종료를 선택하고 IBIS 시뮬레이션을 확인하십시오. 양방향 버스의 경우 동적 종료 (예 : DDR 메모리의 ODT)를 고려하십시오.

외부 링크: 최대 통합: 고속 디지털 신호의 종료 기술.

3. 통제되는 추적

물리적 레이아웃은 직접 임피던스 일관성에 영향을 미칩니다. 이러한 지침을 따르십시오.

Avoid 임피던스 불연성:] 전체 길이에 걸쳐 추적 폭을 상수 유지하십시오. 어떤 변화든지 — 를 통해 또는 시험 패드에서 조차 — 반영을 창조하십시오. 폭 조정이 불연성 경우에, 사용 gradual 테이퍼 (길이 > 3× 폭 변화) 매끄러운 임피던스 전환에.
미니멀리스터 스텁:] 스텁은 주요 추적을 짧게 뿌려; 그것은 공명 불연성으로 작용합니다. 스텁 없이 중요한 신호를 통과하거나 신호 상승 시간 전기 길이의 1/10 미만의 스텁 길이를 유지합니다. T-branch 토폴로지 (예 : 시계 배포)의 경우, 주의적인 임피던스 보상 또는 활성 버퍼를 사용하십시오.
낙관 굴곡: 45° 모서리 또는 원형 아크를 90 ° 코너 대신 사용하십시오. 직각 굴곡은 용량을 증가시키고 순간 임피던스 하락을 일으킬 수 있습니다. 또한 커플 링을 만듭니다. 매우 고속 (≥10 Gbps)의 경우 용량에 대 한 보상을 사용 합니다.
]내구를 통해: 각을 통해 커패시턴스(패드-투-플래시) 및 인덕턴스(barrel)를 도입합니다. 반사를 최소화하기 위해, 더 작은 안티-패드를 사용해서, 스텁 길이(back-drill unused 부분)을 통해 감소하고, 신호가 낮은 임피던스의 반환 경로로 인접된 지상을 배치합니다. 차별 신호를 위해, 비대칭을 통해 유지하십시오.
대일한 간격을 반환하는 비행기: 분할 또는 슬롯 지상 지구에 routing 피하십시오. 분할을 교차하는 경우에 비할 수 없는 경우에, 바느질 축전기를 추가하십시오.

4. 차별 신호

차별 쌍은 일반적으로 일반적인 형태 반사 및 소음을 취소하여 신호 무결성을 개량합니다. 차별 임피던스는 2개의 흔적 사이 간격 그리고 연결에 의해 결정됩니다. 차별 쌍에 있는 반사를 극소화하기 위하여:

전체 경로에 따라 일정한 간격 (s)와 폭 (w)를 유지하십시오. 작은 변이 (e.g., 연결관 패드에서) degrade 임피던스 조차.
꽉 공차 (일반 ≤5 ps skew) 내에서 일치하여 공통 모드 변환을 방지하기 위해 길이를 유지하십시오.
크로스톡을 피하기 위해 제어 된 간 쌍 간격을 사용하지만, 인트라 쌍 간격을 보장은 임피던스 제어에 대해 일관성.
다르게 종료 (싱글 저항기 R diff = Z diff 사이에 두 개의 흔적) 또는 표준에 따라 일반 모드에 대한 세 번째 저항기와 분할 종료를 사용 (예 : LVDS, HDMI, USB).
차분한 쌍에 있는 90° 굴곡을 피하십시오; 다리 동등한 길이를 지키고 임피던스를 보존하기 위하여 비대칭 mitered 굴곡을 사용하십시오.

외부 링크: Intel: 차분한 쌍 Routing 및 종료.

5. 전력 납품과 복귀 경로 Optimization

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , ,

또한, 힘 무결성은 신호 무결성에 영향을 미칩니다. 과도한 힘 가로장 소음은 신호 선으로, 타이밍 지터 및 반사 같이 artifacts를 일으키는 원인이 될 수 있습니다. 적당한 축전기 및 비행기를 가진 전력 배급 네트워크 (PDN)를 분리하고 관심사의 주파수 영역의 맞은편에 낮은 임피던스를 지키는.

시뮬레이션 및 검증

리지드 디자인 가이드라인과는 달리, 복잡한 다중층 PCB는 사전 레이아웃과 포스트 레이아웃 시뮬레이션에서 혜택을 제공합니다. 시간도메인 반사도계(TDR) 시뮬레이션(또는 시제품의 실제 TDR 측정)을 사용하여 임피던스 불연성(decontinuities)를 식별합니다. 드라이버와 수신기용 IBIS 모델은 SI 도구(HyperLynx, HSPICE, ADS)에서 반사 파형과 눈 다이어그램을 예측할 수 있습니다. 리지드 포인트는 최대의 모델이며, 최대의 모델은 최대의 모델로 제한됩니다.

핵심 가장 단계:

2D/3D 필드 해결기를 사용하여 레이아웃에서 추적 S-parameters 추출.
증폭과 타이밍 마진을 검증하기 위해 이상적인 실제 종료를 삽입합니다.
Crosstalk-induced reflections에 대한 확인 - 인접한 침수로부터 결합 된 소음은 반사 에너지로 나타날 수 있습니다.
추적 폭, 유전체 두께 및 기타 요인에 대한 제조 공차를 고려하는 Monte Carlo 분석 수행.