결함 관대한 논리 회로는 몇몇 성분이 실패할 때 조차 제대로 작용하기 위하여 디자인됩니다. 보편적인 논리 문인 NAND와 NOR 문을 사용하여, 가동 가능한 믿을 수 있는 회로 디자인을 허용합니다. 이 문서는 이 문으로 결함 관대한 회로를 창조하는 방법을 탐구합니다.

NAND 및 NOR 게이트의 기본

NAND와 NOR 게이트는 디지털 논리의 기본 건물 블록입니다. NAND 게이트는 모든 입력이 true일 때만, NOR 게이트 출력이 true일 때만 모든 입력이 false일 때만 출력됩니다. 두 게이트는 보편적이며, NAND 또는 NOR 게이트를 사용하여 논리 함수를 구현할 수 있습니다.

Fault 허용 오차에 대한 전략

설계 결함 관대한 회로는 중복 및 오류 감지를 통합합니다. NAND 및 NOR 게이트를 사용하여 디자이너는 이러한 전략을 효율적으로 구현할 수 있습니다. 일반적인 방법은 세 배 모듈 중복 (TMR) 및 패리티 체크를 포함하며 결함을 식별하고 수정할 수 있습니다.

NAND와 NOR 게이트와 Fault 허용

여러 NAND 및 NOR 게이트를 결합하여 회로는 구성 요소 실패에 탄력있을 수 있습니다. 예를 들어, 결함 관제 시스템은 NAND 또는 NOR 게이트와 함께 내장 된 과다한 논리 경로 또는 오류 검사 모듈을 사용할 수 있습니다. 이 구성은 디스크레판시를 감지하고 백업 통로로 전환 할 수 있습니다.

  • Redundant 논리 경로
  • 오류 검출 모듈
  • 주요 투표 계획
  • 자동 검사 회로