저하 전압 MOSFETs는 저전력 신청을 위한 현대 전자공학에서 근본적입니다. 이 트랜지스터를 디자인하는 것은 물자 재산과 장치 구조의 정확한 계산 그리고 주의깊은 고려사항을 원한 임계값 전압을 달성하기 위하여 포함합니다.

Threshold 전압을 이해하십시오

임계값 전압 (V]]th])는 하수구와 근원 사이 전도성 수로를 창조하기 위하여 필요한 최소한 문 자원 전압입니다. 그것은 점핑 수준 산화물 간격 및 장치 기하학과 같은 요인에 달려 있습니다.

낮은 강저 전압을 위한 계산

V]th은 평평한 밴드 전압, Fermi 잠재적, 산화물 및 반도체에 대한 충전을 고려하는 것이 포함됩니다. 단순 방정식은 다음과 같습니다.

V]]=VFB+2φ]F]+(Q]dep/Cox)]]

VFB는 플랫 밴드 전압, φF는 Fermi 잠재적인 Qdep는 depletion 책임이고, Cox는 산화물 용량입니다. 조정 도핑 레벨과]는 V]를 낮출 수 있습니다.]는 산화물 용량이 낮출 수 있습니다.

연구 및 개발

낮은 보류 MOSFETs 설계 낮은 V]와 장치 안정성 사이에 균형을 맞추는 필요. 너무 낮은 임계 값은 누설 현재와 소음을 증가시킬 수 있습니다.

제조 공차, 온도 효과 및 공정 변형은 또한 장치 성능에 영향을 미칩니다. Proper doping profiles and high-quality oxide layer are Critical for 일관된 결과.

키 디자인 팁

  • V]th]를 줄이기 위해 가볍게 도핑 기판을 사용합니다.
  • 신뢰성을 유지하면서 산화 두께를 최소화합니다.
  • 균일성에 대한 도핑 프로파일을 최적화합니다.
  • 강력한 제작 프로세스를 구현하여 변이를 제어합니다.