FPGA 디자인의 위/아래 카운터는 디지털 논리에 있는 기본적인 작업입니다. 이 카운터는 사건, 타이밍 및 통제 신청을 계산하기를 위해 이용됩니다. 이 가이드는 그 반대를 능률적으로 디자인하고 실행하는 단계 별 접근을 제공합니다.

위/아래 카운터 이해

위/아래 카운터는 통제 신호에 근거를 둔 ascending 또는 하청 주문을 가진 디지털 방식으로 장치입니다. 그것은 일반적으로 플립 플롭스, 논리 문 및 통제 입력으로 이루어져 있습니다. 주요 성분은 조사 기록기, 통제 논리 및 시계 입력을 포함합니다.

카운터 설계

첫 번째 단계는 카운터의 폭을 정의하는 것입니다. 최대 카운트 값을 결정합니다. 최대 또는 아래로 계산을위한 제어 신호에 결정합니다. 플립 플롭을 사용하여 현재 카운트를 저장하고 제어 입력을 기반으로 계산을 처리하거나 결정하기 위해 조합 논리를 설계하십시오.

FPGA 구현

VHDL 또는 Verilog와 같은 하드웨어 기술 언어 (HDL)를 사용하여 카운터를 코드합니다. 시계, 재설정 및 제어를위한 입력 신호를 정의합니다. 프로세스 블록 또는 항상 각 시계 사이클에 카운트를 업데이트하는 블록을 사용합니다. 과잉 및 하류 조건의 적절한 취급을 보장합니다.

키 단계의 샘플 목록:

  • 입력 및 출력 신호 Declare.
  • 플립 플롭 등록을 계산합니다.
  • 계산 또는 다운을 위한 논리를 구현합니다.
  • 핸들 재설정 및 과잉 조건.
  • Synthesize와 FPGA 하드웨어에 디자인을 테스트합니다.