스트레이트 다이 지역 및 전력 소비는 대규모 카운터 설계 및 통합 회로에 등록하는 데 필수적입니다. 정확한 추정은 디지털 시스템의 성능, 비용 및 에너지 효율성을 최적화하는 데 도움이됩니다.

지역 평가

이 지역은 칩에 회로의 물리적 크기를 나타냅니다. 큰 카운터 및 등록을 위해 총 면적은 비트, 기술 노드 및 회로 아키텍처의 수에 따라 다릅니다.

견적은 지역, 비트 당 영역을 고려하고 총 비트의 수에 의해 곱합니다. 비트 당 지역은 표준 셀 라이브러리 또는 이전 디자인에서 파생 될 수 있습니다. 라우팅 및 추가 논리와 같은 요인은 총 지역에 기여합니다.

힘 사용법 Estimation

큰 카운터에 있는 전력 소비는 주로 동적인과 정체되는 성분으로 이루어져 있습니다. 정체되는 힘이 누설 현재 때문에 때 엇바꾸기 활동에서 동적인 힘 결과는 입니다.

동적 전력을 자극하는 것은 전환 활동, 부하 용량, 공급 전압 및 시계 주파수를 계산하는 것입니다. 정적 전력은 사용 된 기술 노드에 대한 누설 전류 모델에 따라 추정 될 수 있습니다.

예상치 못한 요인

  • 기술 노드 (예 : 7nm, 14nm)
  • 카운터 크기 (비트 수)
  • 회로 아키텍처 (동시성, 비동기)
  • 전환 활동 및 데이터 패턴
  • 공정 변이 및 제조 공차