PowerOptimize는 대규모 디지털 통합 회로의 설계에 중요한 측면입니다. 성능과 기능을 유지하면서 전력 소비를 줄일 수 있습니다. 효율적인 전력 관리는 배터리 수명을 연장하고 열 발생을 줄이고 전반적인 시스템 신뢰성을 향상시킵니다.

Power Reduction의 기술

다양한 기술로 대규모 디지털 회로의 전력을 최적화하는 데 사용됩니다. 이 방법은 다양한 디자인 전략을 통해 동적 및 정적 전력 소비를 최소화하는 데 중점을 둡니다.

동적 전력 최적화

동적 전력은 전환 활동 중 소비됩니다. 이 기술을 사용하여 시계 신호를 비활성 모듈 및 전압 스케일링으로 비활성화하여 낮은 활동 기간 동안 공급 전압을 낮출 수 있습니다. 이 방법은 전환 전력을 크게 감소시킵니다.

정체되는 힘 감소

회로가 요일 때 누설 현재에서 정체되는 힘 결과. idle 구획에서 힘을 분리하는 힘과 같은 기술 및 저 누설 트랜지스터의 사용은 정체되는 전력 소비를 극소화하는 것을 돕습니다.

디자인 전략

회로 아키텍처 및 레이아웃은 전력 절약에 기여할 수 있습니다. 접근법은 성능과 누설을 균형 잡힌 다단식 CMOS 기술을 사용하여 전력 효율적인 논리 스타일을 선택하여, 트랜지스터를 최적화하고, 멀티-스레치 CMOS 기술을 사용합니다.

  • 시계 gating
  • 전압 스케일링
  • 힘 gating
  • 낮은 누설 트랜지스터
  • 최적화된 회로 레이아웃