반도체의 인터페이스는 반도체 재료와 절연체 또는 기타 재료 사이의 경계에 위치한 전자 에너지 레벨입니다. 이 주에는 장치 성능에 영향을 미치는 충전 캐리어를 덫을 놓을 수 있습니다. 측정 및 측정 방법을 이해하는 것은 반도체 장치 신뢰성과 효율성을 향상시키는 데 필수적입니다.

측정 공용영역 미국

여러 기술은 커패시턴스 전압 (C-V) 측정 및 심층 투명 분광 검사 (DLTS)을 포함한 인터페이스 상태를 측정하는 데 사용됩니다. 이 방법은 인터페이스 주의 밀도와 에너지 분포를 할당하는 데 도움이됩니다.

용량 전압 측정은 장치로 전압을 적용하고 결과 용량 변화를 분석합니다. 용량의 변동은 인터페이스 트랩의 존재를 나타냅니다. DLTS는 트랩핑 및 디스트랩핑을 충전하여 일시적 용량 변화를 측정하며, 상세한 에너지 레벨 정보를 제공합니다.

Mitigation에 대한 전략

이산화 실리콘 또는 실리콘 질화물과 같은 전달 층은 표면 패시베이션, 재료 선택 및 공정 최적화를 포함합니다. 이산화 실리콘 또는 실리콘 질화물과 같은 전달 층은 인터페이스에서 트랩 밀도를 감소시킵니다. Proper Cleaning 및 fabrication 기술은 결함 형성을 최소화합니다.

고품질 물자 및 통제되는 가공 조건을 사용하여 두드러지게 개량한 장치 성과 및 경도에 지도하는 공용영역 국가의 수를 감소시킬 수 있습니다.

일반 재료 및 기술

  • 이산화 실리콘 (SiO2) 패시베이션
  • 실리콘 질화물 (Si3N4) 층
  • HF etching를 가진 지상 청소
  • 열 산화 과정
  • 낙관된 어닐링 처리