선형성을 향상시키기 위한 전략 Sigma-delta 고정밀 응용 분야의 Adcs

시그마 델타 아날로그-to-digital 변환기 (ADC)는 고정밀 의료 기기에서 고급 오디오 및 산업 공정 제어에 이르기까지 고정밀 측정 시스템의 백본입니다. 그들의 독특한 아키텍처는 과감하고 소음 형성을 통해 높은 해상도를 달성하지만, 그 해상도는 탁월한 선형성을 요구한다. 비선형은 고조파 왜곡을 도입하고 효과적인 비트 (ENOB)의 수를 degrades, 직접 compromance 측정 정확도 측정. 이 문서는 가장 높은 정밀도를 시험하는 가장 높은 성능에 대한 가장 높은 요구 사항입니다.

Sigma-Delta ADCs의 선형성 이해

ADC의 선형성은 믿음으로 디지털 출력 코드가 전체 입력 범위에서 아날로그 입력 전압에 해당하는 방법을 설명합니다. 두 가지 주요 미터는 선형성을 할당합니다. 완전한 비선형 (INL) 및 차별 비선형 (DNL). INL은 이상적인 직선 라인에서 실제 전송 기능의 편차를 측정하지만 DNL는 인접한 코드 사이의 단계 크기의 균일성을 캡처합니다. sigma-delta ADCs에서는 비선형 (non-linearity) 또는 비선형 (non-linearity)의 비선형 (non-linearity)에 대한 비선형성을 나타냅니다. 특히 비선형 (non-linearity)은 비선형성 (non-line)의 비선형 (non-line)에 대한 비선형성 (non-line)의 비선형 (non-line)이 비선형)이 비선형 (non-linearity)에 대한 비선형 (non-line-line-line-line-line-line-line-line-line-line-line-line-line-line-line-line-line-line-line-line-line-line-line-line-line

sigma-delta ADCs의 비선형성의 주요 소스는 다음과 같습니다.

Quantization error pattern Dependence] – 낮은 순서 변조기에서, 정량화 오류는 입력과 관련이 될 수 있습니다, 이들 톤을 생산.
Analog 회로 불완전 - 조작 증폭기, 커패시터, 스위치 및 참조 버퍼의 비선형.
용량 mismatch – 전환식 용량자 정수기에서 단위 용량 사이의 mismatches는 신호 의존 오류를 생성합니다.
Clock jitter – 샘플링의 무작위 변형은 소음과 고조파 왜곡으로 변환, 특히 높은 주파수에서.

이 소스를 불러일으켜서 시스템의 정확성을 무게를 다는 정밀성, 데이터 취득 및 센서 인터페이스에서 요구되는 16비트 정밀도 수준에 도달하는 데 필수적입니다.

비선형의 핵심 소스

축전기 Mismatch와 책임 주입

전환 용량 인테그레이터는 용량의 정확한 비율에 의존합니다. 제작 허용 오차는 임의의 오메가치가 발생하며 오류와 비선형성을 얻기 위해 선두합니다. MOS 스위치에서 충전 주입은 입력 전압 변경으로 충전 전송을 더 찡그림합니다. 동적 요소 일치 (DEM) 기술은 미시게이트 잡화를 완화 할 수 있지만 디지털 도메인에서 복잡성을 소개합니다.

가동 증폭기 비선형성

인테그라터의 작동 증폭기 (op-amp)는 시계 단계 내에서 정확하게 정착하기 위해 매우 높은 개방 루프 이득 및 충분한 대역폭을 가지고 있어야합니다. Finite 이득은 오류를 발생시킵니다. 비 선형 출력 저항은 고조파 왜곡을 생성합니다. 고선형 디자인의 경우, op-amps는 종종 증가 또는 케이코드 구조로 설계되었으며 레이아웃 기술은 기적 용량을 최소화합니다.

Quantizer 비 경도

멀티비트 sigma-delta modulators에서 내부 quantizer의 comparators 또는 플래시 ADC 단계는 오프셋 잡화와 hysteresis에서 고통. 이 imperfections는 DNL 및 INL 오류를 소개하는 데 죽은 영역 또는 심지어 임계값 전압을 만듭니다. 오프셋 교정 및 사전 샘플화는 이러한 효과를 감소시킵니다.

전압 참고 및 공급 소음

ADC의 내부 참조 전압 및 전력 공급 레일은 예외적으로 청소해야합니다. 참조에 잔물결 또는 열 편류는 오류 및 왜곡을 얻기 위해 직접 번역합니다. 전용 저 소음 조절기, 디코딩 네트워크 및 가드 링은 표준 관행입니다.

선형성을 향상시키기위한 전략

1. 더 깊은 기술

이 제품은 수많은 종류의 수많은 자원을 보유하고 있으며, 이 시스템은 수많은 자원을 보유하고 있으며, 수많은 자원을 보유하고 있습니다. 이 시스템은 수많은 자원을 보유하고 있으며, 수많은 자원을 보유하고 있으며, 수많은 자원을 보유하고 있습니다. 수많은 자원을 보유하고 있는 수많은 자원을 보유하고 있는 수많은 자원을 보유하고 있습니다. 수많은 자원을 보유하고 있는 수많은 자원을 보유하고 있는 수많은 자원을 보유하고 있습니다. 수많은 자원을 보유하고 있는 수많은 자원을 보유하고 있는 수많은 자원을 보유하고 있습니다. 수많은 자원을 보유하고 있는 수많은 자원을 보유하고 있는 수많은 자원을 보유하고 있습니다.

2. 교정 및 디지털 교정

디지털 캘리브레이션은 실시간으로 계수 또는 교정 조건을 조정하여 아날로그 비 치수에 대해 계산합니다. 두 가지 일반적인 접근법은 다음과 같습니다.

Foreground Calibration – 시작 또는 유휴 모드 중에 수행, 알려진 테스트 신호가 적용되고, 탈선은 수정 매개 변수를 계산하는 측정된다.
백지 보정 – 연속적으로 작은 파일럿 톤의 상관관계 또는 주입을 사용하여 정상 작동 중에 매개 변수를 조정한다. 배경 보정은 온도와 노화에 대한 무정확한 정확도를 요구하는 응용 프로그램에 필수적이다.

디지털 보정 알고리즘은 측정된 무게를 저장하고 측정된 무게를 저장하여 커패시터 잡화를 위해 계산할 수 있으며, 감속 필터 후 FIR-like 보정을 적용할 수 있습니다. sigma-delta ADC의 디지털 보정에 대한 자세한 내용은 ]Analog 장치 기술 문서를 보정 기술를 참조하십시오.

3. 변조기 Topology 증진

더 높은 주문 소음 형성

modulator 명령을 증가시키기 위해서는 관심 밴드에서 더 많은 양의 소음을 밀어, 밴드 오류를 감소하고 매우 선형 아날로그 구성 요소에 대한 필요. 그러나, 안정성은 더 도전된다. Cascade (MASH) 토폴로지드는 여러 루프에서 정량화 소음을 배포하고 디지털 방식으로, 안정성 문제없이 우수한 선형성을 달성.

멀티비트 Quantizers

다중 비트 퀀텀라이저 (예 : 3-bit 또는 4-bit)을 사용하여 단일 비트 퀀텀라이저를 재현하면 퀀텀라이저가 퀀텀라이저를 낮추고 선형성을 향상시켜줍니다. 거래 오프는 내부 DAC가 피드백 경로에 매우 선형이어야합니다. 동적 요소 매칭 (DEM) 또는 데이터 무게가 많은 평균 평균 평균 평균 (DWA) 알고리즘은 DAC의 잘못 오류를 형성하기 위해 사용됩니다. 높은 요소와 같은 높은 요소를 만드는 것은 높은 요소입니다.

Feedforward 대. 피드백 토폴라

Feedforward 건축은 op-amp 비선형성에서 왜곡을 낮추는 integrator 산출에 신호 그네를 감소시킵니다. 의견 토폴로지 제안은 더 나은 inherent 안정성 그러나 더 큰 신호 그네를 요구합니다. 필요한 선형성을 위한 적당한 topology를 선정하고 SNR는 중요한 디자인 결정입니다.

4. 회로 수준 최적화

트랜지스터 수준에서, 몇몇 기술은 선형성을 밀어줍니다:

Bootstrapped switch – 샘플링 동안 일정한 게이트 소스 전압을 유지하고, 스위치 저항 변이를 감소시키고, 충전 주입을 감소시킵니다.
op-amps – 증가가 오류를 감소시키고 선형성을 향상시키기 위해 개방 루프 이득을 증가시킵니다.
Common-mode feedback (CMFB) 안정화 – integrator의 출력을 보장하는 일반적인 모드 전압은 안정 유지, 찡그림 방지.
Layout symmetry] – 일치된 커패시터 배열과 차별 신호 경로는 체계적인 상쇄 및 mismatch를 극소화합니다.

5. 시스템 수준 고려

선형성은 순수하게 아날로그 문제입니다; 체계 디자인은 중요한 역할을 합니다.

Clock jitter 거부 - 낮은 지터 PLL 또는 외부 크리스탈 진동자를 사용합니다. Sigma-delta 변조기는 샘플링 불확실성을 도입하기 때문에 시그마-델타 변조기가 시크릿 지터에 민감합니다.
전원공급 고립 – 페라이트 구슬과 저하물 배출 조절기(LDOs)를 가진 분리형 아날로그 및 디지털 공급 가로장.
열전 관리 – 칩의 온도 그리스는 잡각을 일으키는 원인이 되는 무사. 균일 온도 분포 및 온칩 온도 센서는 보상을 허용한다.
Layout best Practice – 민감한 아날로그 노드 근처의 디지털 신호를 라우팅하지 마십시오. 가드 링과 깊은 N-wells를 사용하여 기판 소음을 격리합니다.

고급 기술: 동적 요소 일치 및 데이터-무게 Averaging

Multibit sigma-delta ADCs의 경우, DAC의 선형성은 종종 병목입니다. Dynamic Element matching (DEM)은 단위 DAC 요소 (현재 소스 또는 커패시터)의 사용을 회전하므로 잘못 오류가 해파괴 왜곡보다 광대역 소음으로 변환됩니다. Data-weighted averaging (DWA)는 비만타이저 출력을 사용하여 비만타이저 오류가 첫 번째 요소가 아닌 다른 요소가 추가됩니다. [DWA]는 디지털 요소의 기본 요소가 추가되지 않고도 디지털 요소를 추가 할 수 있습니다. [DWA]는 디지털 요소의 기본 요소가 추가적으로 추가되는 것이 아니라, 디지털 요소를 추가 할 수 있습니다.