아날로그 증폭기 회로에서 전압 이득을 계산하는 방법을 이해하는 것은 전자 시스템을 설계하고 분석하는 데 필수적입니다. 이 문서는 전압 이득을 정확하게 결정하는 명확한 단계별 접근 방식을 제공합니다.

전압 이득은 무엇입니까?

전압 이익은 증폭기 회로에 있는 입력 전압에 산출 전압의 비율입니다. 그것은 입력 신호를 증폭하는 회로가 얼마나 많은 것을 나타냅니다.

전압 이득을 위한 기본적인 공식

전압 이득 (A]v)의 기본 공식은 다음과 같습니다.

Av] = V]out] / V]]]

Step-by-Step 계산

증폭기 회로에서 전압 이득을 계산하기 위해 이러한 단계를 따르십시오:

  • 입력 전압 (V]에서 회로에 적용된])를 식별합니다.
  • 측정 또는 출력 전압 (V]out])을 로드 또는 출력 터미널에 결정합니다.
  • 공식을 적용하십시오: Av = V]out]] / V]에서.

예제 계산

증폭기가 0.01 V의 입력 전압과 2 V의 출력 전압을 가지고 있는 경우에, 전압 이익은:

Av] = 2 V / 0.01 V = 200]