결함 관대한 논리 회로는 몇몇 성분이 실패할 때 조차 제대로 작용하기 위하여 디자인됩니다. 그들은 항공 우주 의료 기기와 같은 신뢰성이 긴요한 신청에서 근본적입니다, 안전 체계. 이 문서는 그런 회로를 디자인하기에서 사용된 기본적인 원리 및 실제적인 방법을 탐구합니다.

Fault 허용 오차의 원리

결함 관대한 디자인 뒤에 핵심 아이디어는, 고립을 검출하고, 정확한 결함을 전반적인 체계 가동을 방해하지 않고 검출하기 위한 것입니다. 중복은 중요한 원리이고, 다수 통로 또는 성분이 동일한 기능을 실행하기 위하여 허용하. 이것은 1개의 성분이 실패한 경우에, 다른 사람은 이음새가 없게 가지고 갈 수 있다는 것을 보증합니다.

다른 원리는 회로 출력을 모니터링하는 오류 감지입니다. 오류 교정 메커니즘은 다음과 같은 수정 작업을 복원하기 위해 사용되며, 종종 투표 계획 또는 오류 수정 코드를 통해 사용됩니다.

실제 접근법

디자이너는 다양한 기술을 사용하여 결함 공차를 구현합니다.

  • Triple Modular Redundancy (TMR): 3배의 구성을 수정하고 정확한 출력을 결정하기 위해 대부분의 투표를 사용하여.
  • Error-Correcting Codes: 데이터 전송 또는 저장에 있는 검출하고 정확한 오류를 적용하는 알고리즘을 적용한다.
  • Built-in Self-Test (BIST): 시스템 내에서의 전산화 테스트 회로는 결함을 정기적으로 검사합니다.
  • Redundant Pathways: 한 경로가 실패하면 연속 작동을 보장하기 위해 여러 신호 경로 설계.

설계 고려 사항

결함 관대한 회로를 디자인할 때, 그것은 복잡성과 비용으로 균형 신뢰성에 중요합니다. 증가한 중복은 결함 포용력을 개량할 수 있고 그러나 더 큰 힘 소모 체계로 지도할지도 모릅니다. 시험과 검증은 또한 결함 탐지 기계장치를 효과적으로 지키는 것이 중요합니다.