Complementary Metal-Oxide-Semiconductor (CMOS) 기술은 디지털 회로에서 효율적으로 논리 게이트를 구현하는 데 널리 사용됩니다. 실용적인 CMOS 디자인에 이론적 논리 기능을 번역하는 방법을 이해하는 것은 전자 엔지니어 및 학생에 필수적입니다.

CMOS Logic Gates의 기본

CMOS 기술은 논리 문을 창조하기 위하여 p 유형과 n 유형 MOSFETs의 쌍을 이용합니다. 입력 전압에 근거를 둔 이 트랜지스터 스위치 국가는, 실행을 가능하게 하고, 또는, 아닙니다, 낸, NOR, XOR 및 XNOR 문. 보완적인 배열은 회로가 정체되는 때 낮은 전력 소비를 지킵니다.

기본 문 구현

가장 간단한 CMOS 게이트는 단일 p 형 및 n 형 트랜지스터로 이루어져 있는 변환장치입니다. 더 복잡한 문을 위해, 트랜지스터는 시리즈에서 배열되고 원한 논리 기능을 달성하기 위하여 평행한 윤곽. 예를 들면, NAND 문은 당겨운 네트워크를 위한 시리즈에 있는 트랜지스터로 건설되고 끌어당기는 네트워크에 평행한 상태에서.

설계 고려 사항

CMOS 논리 문을 디자인하는 것은 전력 소비와 같은 균형을 잡는 요인을, 전환 속도 및 지역 포함합니다. 트랜지스터의 Proper sizing는 성과를 낙관할 수 있습니다. 게다가, 극화성 축전기는 회로 속도를 개량하고 동력 손실을 감소시킵니다.

일반적인 CMOS 논리 문 유형

  • Inverter: 은 논리적 수준을 반대로 변환합니다.
  • NAND: 모든 입력이 true일 때만 false를 출력한다.
  • NOR: 모든 입력이 false일 때만 true 출력한다.
  • AND: 모든 입력이 true일 때 true 출력을 합니다.
  • OR: 적어도 하나의 입력이 true일 때 true를 출력한다.