저전력 디지털 회로 설계를 위한 Cmos Technology 사용

Complementary 금속 Oxide-Semiconductor (CMOS) 기술은 저출력 소비 및 높은 소음 면제 때문에 디지털 회로 디자인에서 널리 이용됩니다. CMOS 회로는 현대 전자공학, 특히 힘 효율성이 긴 휴대용 장치에서 근본적입니다.

CMOS 기술 기초

CMOS 기술은 논리 기능을 실행하기 위하여 p 유형과 n 유형 MOSFETs의 쌍을 이용합니다. CMOS 문이 안정되어 있는 상태에서 때, p 유형 또는 n 유형 트랜지스터는 떨어져, 정체되는 전력 소비를 감소시키기 위하여 떨어져 있습니다. 힘은 엇바꾸기 활동 도중 주로 소모됩니다.

저전력 설계를 위한 CMOS의 이점

CMOS 기술은 저전력 디지털 회로를 위한 몇몇 이점을 제안합니다:

낮은 정적 전력 소비:] 전원은 전환 중에만 사용되며, 회로가 유휴 때는 사용하지 않습니다.
고소성 면역: CMOS 게이트는 소음에 더 적은, 신뢰성을 개량합니다.
Scalability: CMOS 장치는 더 작은 크기로, 더 감소된 힘 사용 아래로 확장될 수 있습니다.

Power Reduction 설계 기술

몇몇 기술은 CMOS 회로에 있는 힘을 극소화하기 위하여 고용됩니다:

전압 스케일링: 공급 전압 감소 전력 소비.
Clock gating: inactive circuit parts의 시계 신호를 끄는 것은 역동적 힘을 절약합니다.
전력조명: 유휴 블록에 전원공급장치를 분리하여 누설 전류를 줄입니다.