Logic 게이트는 디지털 회로에 있는 기본적인 성분입니다. 이 문에 있는 결함은 전자 체계에 있는 기능상실을 일으킬 수 있습니다. 진단과 시험 본을 사용하여 효과적으로 식별하고 고립된 결함을, 지킵니다 적당한 회로 가동을 식별하고 고립시킵니다.

Logic Gate 결함 이해

논리 게이트의 결함은 찔러지게 되거나 결함을 밝히는 결함으로 분류될 수 있습니다. 문의 산출이 입력 신호에 관계 없이 논리 높은 낮게 조정될 때 Stuck-at 결함은 발생합니다. 두 신호가 불확실하게 연결될 때, 결함은, 잘못된 논리 수준을 일으키는 원인이 됩니다. 지연 결함은 신호 전파에 영향을 미치는 시기를 정하는 문제점을 포함합니다.

결함 탐지를 위한 진단 본

진단 본은 논리 문 내의 결함을 활성화하고 계시하기 위하여 디자인된 특정한 입력 조합입니다. 이 본은 산출 응답을 관찰해서 다른 결함 유형 사이에서 구별합니다. 이 본을 적용해서 체계적으로 회로에 있는 결함이 있는 성분을 빨리 확인할 수 있습니다.

Fault Isolation에 대한 패턴 테스트

테스트 패턴은 수리 또는 제조 후 논리 게이트의 정확한 작동을 확인하는 데 사용됩니다. 그들은 다양한 오류 시나리오를 커버하도록 설계되어, 회로 기능을 의도로 보장합니다. 일반적인 테스트 패턴은 작은 회로 및 복잡한 시스템에 대한 무작위 테스트에 대한 철저한 테스트를 포함합니다.

  • 특정 입력 조합 적용
  • 모니터링 출력 응답
  • 예상 값에 대한 응답 비교
  • 일관성을 위한 반복 시험