Flip flops는 시계 부를 위해 사용된 디지털 방식으로 전자공학에 있는 기본적인 성분입니다. 그들은 더 높은 주파수 시계 근원에서 더 낮은 주파수 신호를 생성하는 것을 돕습니다. 부 비율을 산출하는 방법을 이해하고 실제적인 요인을 고려하는 것은 믿을 수 있는 회로를 디자인하기를 위해 근본적입니다.

시계 부문에서 플립 플롭의 기본

플립 플롭은 시계 가장자리에 국가를 변경하는 bistable 장치입니다. 시리즈에서 사용될 때, 플립 플롭 특정한 요인에 의하여 입력 시계 빈도를 분할할 수 있습니다. 예를 들면, 단일 플립 플롭 toggles 그것의 산출 각 시계 주기, 효과적으로 2에 의하여 빈도를 분할하는 2.

학과 비율

부비는 플립 플롭과 그것의 윤곽의 유형에 달려 있습니다. 예를 들면, 각 시계 맥박에 그것의 국가를 견인해서, 부에 의해 2 부에 결과. 여러 플립 플롭을 캐스케이프하는 것은 부서 요인을 exponentially 증가합니다.

시리즈에 연결된 n 플립 플롭의 경우, 부 비율은 2^n입니다. 예를 들어, 3 플립 플롭은 8의 부 비율을 산출합니다. Proper 배선과 리셋 조건은 원하는 부서를 달성하기 위해 필요합니다.

연구 및 개발

여러 가지 요인은 플립 플롭을 사용하여 시계 부서의 효과에 영향을 미칩니다. 이들은 전파 지연, 설정 및 유지 시간 및 전력 소비를 포함합니다. 플립 플롭이 제대로 동기화되는 것을 방지하는 것은 글리치와 타이밍 오류를 방지합니다.

또한 비동기 리셋 및 클리어 기능을 사용하여 알려진 상태로 플립을 초기화 할 수 있습니다. Proper PCB 레이아웃 및 신호 무결성 관행은 소음 및 신호 분해를 최소화하는 것이 중요합니다.

의논하기

  • 플립 플롭은 2의 힘에 의하여 시계 신호를 분할할 수 있습니다.
  • 계산은 사용 된 플립 플롭의 수와 유형에 달려 있습니다.
  • 실제적인 요인은 타이밍 제약 및 회로 레이아웃을 포함합니다.