테스트 기능으로 디지털 회로를 설계하는 것은 신뢰성과 유지 보수의 용이성을 보장하는 데 필수적입니다. 테스트 기능은 결함 및 오류를 쉽게 테스트 할 수 있는 회로를 생성하고, 디버깅 시간을 줄이고 전반적인 품질을 개선합니다. 이 문서는 테스트 가능한 디지털 회로 설계에 사용되는 표준 및 기술을 탐구합니다.

Testability Design의 표준

표준은 테스트 가능한 디지털 회로 개발을위한 지침을 제공합니다. 그들은 다른 시스템 및 테스트 방법 전반에 걸쳐 일관성과 호환성을 보장합니다. 일반적인 표준은 IEEE 1149.1, 또한 JTAG로 알려져 있으며, 테스트 및 디버깅 통합 회로의 표준 인터페이스를 정의합니다.

이 기준에 고착하는 것은 디자이너가 초기 설계 단계, 더 쉬운 결함 탐지 및 진단 후에 시험 특징을 통합하는 것을 돕습니다.

향상된 능력에 대한 기술

몇몇 기술은 디지털 회로의 시험성을 개량하기 위하여 이용됩니다. 이들은 다음을 포함합니다:

  • 테스트 가능 설계(DfT):테스트 포인트 및 스캔 체인을 통합하여 테스트를 용이하게 합니다.
  • Built-In Self-Test (BIST): 회로 내에서 테스트 기능을 내장하여 자기 진단을 수행합니다.
  • Fault Models: 의 모델은 갇혀있는 결함과 같은 잠재적 오류를 시뮬레이션하고 감지합니다.
  • Boundary Scan: 칩간 상호 연결 테스트에 바인딩 검사 셀을 사용하여.

Testability의 이점

디지털 회로에서 테스트 기능 구현은 여러 가지 이점을 제공합니다. 테스트 시간이 감소하고 결함 적용을 개선하고 디버깅 프로세스를 단순화합니다. 또한 최종 제품의 신뢰성을 향상시키고 수명에 유지 비용을 줄일 수 있습니다.