저소음 증폭기 (LNAs)는 통신 시스템의 필수 구성 요소이며, 이는 크게 증가된 소음 없이 약한 신호를 증폭합니다. 트랜지스터는 일반적으로 높은 이득과 주파수 응답으로 인해 LNAs에서 사용됩니다. Proper 디자인은 성능 최적화에 특정 계산을 적용하는 트랜지스터 특성을 이해하고 특정 계산을 적용합니다.

저감 증폭기 설계의 원리

LNA 설계의 기본 목표는 적절한 이득을 유지하면서 소음 수치를 최소화하는 것입니다. 트랜지스터 선택은 중요합니다. 저소음 매개 변수가 선호되는 장치. 입력 임피던스 매칭 네트워크는 트랜지스터의 최적의 소음 임피던스에 대한 소스 임피던스와 일치하도록 설계되었습니다. 소음 기여를 줄이기.

Transistor 기반 LNA를 위한 키 계산

LNA를 설계하면 비스듬한 점, 입력 임피던스 및 소음 수치를 결정하는 데 몇 가지 계산이 포함됩니다. 트랜지스터의 소음 매개 변수는 최소 소음 수치 (Fmin), 동등 잡음 저항 (Rn) 및 최적 소스 임피던스 (Rs)와 같은 이러한 계산을 안내합니다.

의 예제 Calculation of Noise Figure

트랜지스터에는 0.5 dB의 최소 잡음 (Fmin), 2 옴의 동등한 잡음 저항 (Rn) 및 소스 임피던스 (Rs)는 50 옴입니다. 실제 잡음 수치 (F)는 다음과 같이 추정될 수 있습니다.

F = Fmin + (4 * Rn / Rs)

값을 요약:

F = 0.5 + (4 * 2 / 50) = 0.5 + 0.16 = 0.66 dB

이 계산은 증폭기의 예상 잡음 성능 평가 및 일치 네트워크 설계 가이드에 도움이.