Flip-flops는 이진 데이터를 저장하기 위해 사용되는 디지털 전자 제품의 기본 빌딩 블록입니다. 그들은 메모리 단위, 등록 및 카운터를 만드는 데 필수적입니다. 디자인과 작업을 이해하는 것은 신뢰할 수있는 디지털 시스템을 개발하기위한 것이 중요합니다.

플립 플롭의 기본 원칙

플립 플롭은 두 개의 안정 상태가 있는 비스듬한 회로이며, 이진 0과 1. 입력 신호를 기반으로 한 상태이며, 다시 변경할 때까지 상태를 유지한다. 가장 일반적인 유형은 SR, D, JK 및 T 플립 플롭입니다.

설계 고려 사항

플립 플롭스 설계는 안정된 가동, 최소화 글리치, 그리고 레이스 상태를 방지하는 것을 포함합니다. Proper 타이밍과 동기화는 매우 고속 회로에서 특히 중요합니다. Edge-triggered 플롭스는 예측 가능한 행동을 위해 널리 이용됩니다.

Practical 회로 예제

일반적인 예는 시계 신호의 상승 가장자리에 입력 값을 캡처 D 플립 플롭입니다. 그것의 회로는 일반적으로 시리즈에 연결되는 래치의 쌍을 포함합니다. 또 다른 예는 입력 조건에 근거를 둔 그것의 국가를 섞을 수 있는 JK 플립 플롭입니다.

  • SR 플립 플롭
  • D 플립 플롭
  • JK 플립 플롭
  • T 플립 플롭