RF Front-End 아키텍처의 진화

무선 주파수 (RF) 전면 엔드는 무선 시스템 성능에 병목이 오래되었습니다. 전통적인 디자인은 각 기능을 분리하여 필터링, 증폭, 혼합 및 변환을 분리하여 분리 된 구성 요소입니다. 이 세그먼트는 소음 수치, 선형성 및 전력 소비 사이의 무역 오프를 강제로 고정되어있어 미세한 임피던스 매칭 및 주의적 보드 레이아웃을 최소화합니다. 채널 대역폭이 20 MHz까지 4G LTE 시스템을 위해 이러한 접근 방식은 작동하지만, 5G 대역폭은 점점 더 많은 신호 대역폭과 초당 100 MHz의 신호 대역폭을 초과합니다.

단일 실리콘 다이 또는 단일 패키지에 여러 기능 통합은 필수적이 되기 때문에. 시스템-on-chip (SoC) 및 시스템-in-package (SiP) 접근법은 이제 저소음 증폭기 (LNAs), downconverters, 가변 이득 단계 및 아날로그-to-digital 변환기 (ADCs)를 하나의 기판에 결합합니다. 이 통합은 분리 된 구현에 비해 50 % 이상의 물리적 발자국을 축소하고 상호 작용을 개선하고, CMOS-DC를 통해 성능 향상을 가능하게하는 데 도움이되는 것입니다.

현대 RF 정면에 있는 통합 ADCs의 긴 역할

통합 ADC는 RF 신호를 더 높은 중간 주파수 (IF) 또는 캐리어 주파수에서 직접 디지털화 할 수 있습니다. 직접 RF 샘플링 아키텍처는 구성 요소 수와 지역 진동자 (LO) 복잡성을 감소, 여러 아날로그 다운 변환 단계에 대한 필요를 제거. 예를 들어, 5G 기지국은 직접 4.5 GS / s에서 실행되는 12 비트 ADC를 사용하여 3.6 GHz 캐리어를 샘플 할 수 있습니다. 전통적인 2 단계 수퍼 헤터로디네이터를 우회하여 기존의 2 단계 수퍼 헤터네이터를 제어하는 데 도움이되는 디지털화. 이 디지털화는 디지털화 및 디지털화에 대한 디지털화가 감소하고 디지털화하는 데 도움이 될 수 있습니다.

고속, 고해상도 ADC는 linchpin입니다. LPDDR5]-기반 데이터 인터페이스는 이제 차선당 24Gbps의 전송 속도를 지원하며, 원시 샘플 데이터가 병목없이 FPGA 또는 디지털 프로세서로 스트리밍할 수 있습니다. 현대 ADC는 10G/s에서 11비트의 유효성을 달성하며, 동적 범위는 약 10G/s의 영향을 감지하는 데 필요한 범위의 영향을 미칩니다. (반도), 흡사율은 약 10G/s의 영향을 미칩니다.

5G와 저쪽에 대한 키 ADC 매개 변수

  • Bandwidth: 입력 대역폭은 신호 분해 없이 하위-6 GHz 및 mmWave 캐리어를 지원하는 10 GHz를 초과해야 합니다.
  • Dynamic 범위: 80dBc의 위 Spurious-free 동적 범위 (SFDR)는 수신기를 감축하여 상호 변조를 방지합니다.
  • 전원 효율: 10 fJ/conversion-step이하의 음수 (FoM)의 숫자는 수백 개의 요소와 대규모 MIMO 배열에 필요한 것입니다.
  • Latency: 10 ns 이하 변환 대기시간은 자율주행 및 산업통제와 같은 낮은 비용 응용 프로그램을 지원합니다.

통합 도전과 완화 전략

약속에도 불구하고, RF 아날로그 블록이있는 고성능 ADC를 공동 통합하는 것은 formidable 도전을 선물합니다. [[FLT : 0]]열 관리[FLT : 1]은 기하물입니다 : 64 채널 mmWave beamformer consuming 1 W 요소는 컴팩트 한 모듈 내에서 64 W의 열을 생성합니다. 내장 된 microfluidic 채널 또는 고급 열 인터페이스 재료 (TIMs)를 가진 실리콘 인터 포머는 내장 온도에 junction 온도를 유지하도록 배치되고 있습니다. 이제는 실외베이스에 내장 된 물이있는 실외베이스에 있습니다.

라인과 노이즈 커플링은 동일하게 중요합니다. 디지털 회로는 기판을 통해 민감한 아날로그 공급으로 전환 소음을 주입합니다. 딥 트렌치 고립, 가드 링, 저하 배출 조절기 (LDOs)를 가진 분리 된 전력 도메인이 있습니다. 최근 생산 디자인은 완전히 차별화 된 신호 경로와 차별화 된 ADC 입력 단계에 40dB 이상의 소음을 억제합니다.

Clock jitter는 하이 캐리어 주파수에서 SNR을 직접 분해합니다. 5 GHz 캐리어의 경우, RMS 지터 제한 SNR의 100 femtoseconds는 약 55dB입니다. fractional-N 아키텍처와 초 저 지터 VCOs를 가진 통합 단계 폐쇄 루프 (PLLs)는, 종종 외부 10 MHz 참조에서 실행, 이제 50 nm의 fs 아래에서 15 nm를 달성합니다 (AMS). 외부 28 nm 회로를 사용하여 가장 적합한 응용 프로그램 (AMS).

고급 교정 기술

ADC 성능은 ADC 성능의 향상을 위해, ADC의 내부에 있는 ADC의 표준을 충족하는 ADC 표준을 충족하는 ADC 표준을 충족하는 ADC 표준을 충족하는 디지털 캘리브레이션 알고리즘을 사용하여 ADC 표준 전압, 타이밍 슈, 입력 임피던스를 지속적으로 조정할 수 있습니다. 적응형 캘리브레이션을 사용하여 배경 소음 추정을 사용하여 신호 경로의 중단 없이 심층을 교정할 수 있습니다. ]는 디지털 캘리브레이션 기술을 통해 측정된 데이터의 범위에서 측정된 데이터의 범위가 측정된 것으로 나타났습니다.

Emerging Technologies 및 재료

실리콘 게르마늄 (SiGe) BiCMOS 프로세스는 통합 RF 프런트 엔드에 대한 달콤한 자리를 제공, 디지털 제어를위한 CMOS를 초과하는 fT와 함께 이형 접합 양극 트랜지스터 (HBTs)를 제공. SiGe는 우수한 선형성을 달성하고 더 높은 전력 밀도의 비용에 순수한 CMOS와 비교 낮은 깜박임 소음. 실리콘 기판에 마그네슘 질화물 (GaN)는 ADC의 전원 증폭기 단계에 사용되며, 최대 50 %의 방전 전류를 유지하면서, 전류가 5 % 이상으로 배출되는 동안 넓은 범위의 열량에 대해 더 많은 열량을 줄일 수 있습니다.

실리콘 포토닉스은 직접 데이터 변환보다 인터칩 통신을 위해 신흥된다. 실리콘 기판에 통합된 고속 광 변조기 및 광검출기는 차선당 100Gbps의 ADC 데이터를 전송할 수 있으며, 전기 상호 연결 손실 감소와 대규모 병렬화를 가능하게 한다. 2024년 Intel는 10배 전기적 연결 손실에 대한 전력을 감소시킨 광학 링크가 입증되었다.

Heterogeneous integration 고급 포장(3D stacked IC, interposers, Embedded dies)를 사용하여 각 블록에 가장 공정 기술을 결합할 수 있습니다. PA, SiGe for LNA and Mixer, ADCs 및 디지털 논리를 위한 고급 CMOS. 이 접근법은 팬 아웃 웨이퍼 레벨 포장 (FOWLP)의 채택과 가속됩니다. ]]]]]]]]].

5G 및 Beyond에 대한 시스템 수준 혜택

RF 프런트 엔드를 가진 고성능 ADCs의 통합은 ]massive MIMO]를 단일 기지국 패널에 있는 64 또는 128의 안테나 성분으로 가능하게 합니다. 각 성분은 디지털 방식으로 광속을 생성하기 위하여 디지털 방식으로 수 있어 다른 사용자를 봉사하는 다수 동시 광속을 창조하. 이 공간 다중화는 아날로그 광속에 비교된 4x에 의하여 8x에 의하여 세포 수용량을 배수합니다. 변환에서 광속 계수 갱신에 늦은 시간은 1 초, 높은 반복성을 위한 높은 반복성 광속을 위한 1, 1 초, 2 초, 2 초, 2 초, 2 초, 2 초, 3 초를 위한 높은 반복성 조사를 위해 삭제합니다.

]carrier gregion 시나리오의 경우, 단일 통합 RF-ADC 모듈은 하위 6 GHz 및 mmWave 밴드를 동시에 가로지르는 8개의 구성 요소 캐리어를 분할할 수 있습니다. ADC 내에서 고급 디지털 다운-컨버터(DDCs)는 유연한 채널 필터링 및 주파수 번역을 제공하며, 여러 아날로그 다운 컨버터를 제거합니다. 이것은 최근 산업에 따라 5G 기지국의 30 %로 계산 물질 비용을 절감합니다.

미래 방향: 5G를 6G로 넘어

6G를 향해, sub-THz 범위 (100–300 GHz)에서 작동 할 것으로 예상, 도전은 가파른다. ADC 샘플링 속도는 다GHz의 즉석 대역폭을 캡처하기 위해 적어도 8 비트 해상도와 100 GS / s를 초과해야합니다. [[FLT :0]]Time-interleaved[[FLT :1]] ADC는 교정을 사용하여 수백 개의 하위 ADC를 고용하고 연구 프로토 타입의 64 GS / s를 입증했지만, 5-10 %의 광학 변환을 통해 직접 변환 할 수 있습니다. [FLT : 1]]는 광학 변환에 대한 디지털 변환을 통해 디지털 전환 할 수 있습니다. [FLT : 1]

Reconfigurable RF front end tunable passives(ferroelectric materials, MEMS switch) 및 software-defined 교정을 사용하여 단일 하드웨어 플랫폼을 통해 4G, 5G, Wi-Fi 7, 그리고 siloed Chip 세트 없이 미래의 6G 밴드를 지원할 수 있습니다. 내장 자체 테스트(BIST) 및 기계 학습 기반 튜닝을 가진 통합 ADC는 자동으로 이득, 선형성, 필터링 및 환경의 유지 보수를 단순화하고 네트워크의 환경 유지를 단순화합니다.

ADC는 전 세계 반도체 산업에 대한 다양한 산업 분야의 선두 주자로서, 전 세계 반도체 산업에 대한 다양한 산업 분야의 선두 주자로서, 전 세계 반도체 산업에 대한 다양한 산업 분야의 선두 주자로서, 전 세계 반도체 산업에 대한 다양한 산업 분야의 선두 주자로서, 전 세계 반도체 산업에 대한 다양한 산업 분야의 선두 주자로서, 전 세계 반도체 산업에 대한 다양한 산업 분야의 선두 주자로서, 전 세계 반도체 산업에 대한 다양한 산업 분야의 선두 주자로서, 전 세계 반도체 산업에 대한 다양한 산업 분야의 글로벌 선도 기업으로 성장하고 있습니다.