Evolusi Arsitektur RF Depan-Akhir

Keterakhiran radio (RF) telah lama menjadi botleneck dalam kinerja sistem nirkabel. Desain tradisional memisahkan setiap fungsi ⁇ filtering, amplifikasi, pencampuran, dan konversi ⁇ into berbeda, komponen diskret. Segmentasi ini memaksa perdagangan-off antara figur kebisingan, linearitas, dan konsumsi daya, sementara juga menuntut pencocokan impedansi ketat dan tata letak papan hati-hati untuk meminimalkan efek parasit. Untuk sistem 4G LTE dengan bandwidth saluran hingga 20 MHz, pendekatan ini dapat bekerja, tetapi 5G NR memperkenalkan aggregasi pembawa dengan bandwidding melebihi 100 MHz dan tingkat puncak diukur dalam gigabi per detik. Rantai sinyal analog menjadi semakin rapuh dan frekuensi.

Integrasi fungsi multiple ke dalam silikon tunggal mati atau dalam satu paket telah menjadi penting. Sistem-on-chip (SoC) dan pendekatan sistem-in-package (SiP) sekarang menggabungkan penguat bernoise rendah (LNA), downconverter, variabel gain stage, dan penukar analog-ke-digital (ADCs) pada satu substrat. Integrasi ini mengecilkan jejak fisik dengan lebih dari 50% dibandingkan dengan implementasi diskret saat mengurangi kerugian antar-tahap dan meningkatkan kinerja noise. Kuncinya adalah peningkatan dramatis dalam kecepatan ADC dan resolusi yang dibuat oleh CMOS yang mungkin oleh proses node, memungkinkan penampang analog-todigital bergerak lebih dekat ke antena.

Kritis Kritis Peranan ADC Terpadu di Ujung Depan Modern RF

ADC terintegrasi . ADCs terintegrasi memungkinkan sinyal RF untuk didigitalisasi pada frekuensi intermediat yang lebih tinggi (IF) atau bahkan langsung pada frekuensi pembawa . Arsitektur sampling RF langsung menghilangkan kebutuhan untuk tahap multiple analog downconversion, mengurangi penghitungan komponen dan kompleksitas osilator lokal (LO) . Sebagai contoh, stasiun basis 5G dapat mengambil sampel pembawa 3,6 GHz secara langsung menggunakan ADC 12-bit berjalan pada 4,5 GS/s, melewati rantai superheterodyne tahap dua tradisional. Penyederhanaan ini menurunkan ise fasa, mengurangi masalah penolakan gambar, dan memungkinkan beam digital dengan per-lement dan kontrol fasa.

Kecepatan tinggi, ADC resolusi tinggi adalah linchpin. LPDDR5-based data antarmuka sekarang mendukung laju transfer 24 Gbps per jalur, memungkinkan data sampel mentah untuk streaming ke FPGAs atau prosesor digital tanpa bottlenecks. ADC modern mencapai jumlah efektif bit (ENOB) lebih besar dari 11 bit pada 3 GS/s, menyediakan jangkauan dinamis yang diperlukan untuk mendeteksi sinyal lemah yang berdekatan dengan penggang kuat. Perdagangan-off antara sampling rate dan resolusi tetap fokus dengan desain, dengan arsitektur-interlead mendorong laju konversi ATS melebihi 10 GS/S/S, menyediakan jangkauan dinamis yang dibutuhkan untuk mendeteksi aplikasi EBGGGGGGGWWWWWWWWWWWW untuk mempertahankan aplikasi yang canggih untuk digunakan secara ultra-wave (GGGGGGWWWWWWWWWWWW) untuk aplikasi yang lemah.

Parameter ADC Kunci untuk 5G dan Di luar

  • [[NOLT:0]]Bandwidth: Lebar jalur input harus melebihi 10 GHz untuk mendukung sub-6 GHz dan mmWave carrier tanpa degradasi sinyal.
  • [[GolashFLT:0]]Dinamic range: Spurious-free Dynamic range (SFDR) di atas 80 dBc mencegah intermodulasi distorsi dari desensitizing penerima.
  • [[Efleksi daya ]]] Figure of merit (FoM) di bawah 10 fJ/conversion-step diperlukan untuk array MIMO masif dengan ratusan elemen.
  • [[Efol50:0]]Latensi: Kelaksan konversi dibawah 10 ns mendukung aplikasi low-latency seperti penggerak otonom dan kontrol industri.

Tantangan dan Strategi Mitigasi Penerjemahan yang Beragama

Diawali dengan janji, co-integrasi ADCs dengan blok analog RF menyajikan tantangan yang tangguh. Pengelolaan termal[ adalah paramount: sebuah 64-saluran mmWave beamformerconsuming 1 W per elemen menghasilkan 64 W panas dalam modul kompak. Silikon interposer dengan saluran mikrofluidik tertanam atau bahan antarmuka termal canggih (TIMs) sedang dikerahkan untuk mempertahankan suhu junction di bawah 125°C. Pelat dingin berpendingin air, umum dalam desain pusat data, sekarang muncul di stasiun outdoor encllosures.

Kepekatan dan penyekat suara ] Kepekatan suara dan pengikat suara] sama-sama kritis. Pengalihan sirkuit digital pada tingkat gigahertz menyuntikkan suara ke dalam persediaan analog sensitif melalui substrat. Isolasi parit dalam, cincin penjaga, dan domain daya terpisah dengan regulator rendah-didropout (LDOS) mitigasi ini. Desain produksi terbaru menggunakan jalur sinyal diferensial penuh dan tahap input ADC diferensial-ke-beda untuk menekan noise mode umum oleh 40 dB atau lebih.

[ZOZT:0]]Clock jitter] langsung mendegradasi SNR pada frekuensi pembawa tinggi. Untuk pembawa 5 GHz, 100 femtodetik dari batas ketaran RMS SNR sampai kira-kira 55 dB. Integrated fasa-locked loops (PLls) dengan arsitektur fraksial-N dan ultra-low jitter VCOs, sering berjalan dari referensi eksternal 10 MHz, sekarang mencapai ketaran di bawah 50 f dalam 28 nm CMOS. Sirkuit clock cruster eksternal menggunakan gelombang akustik permukaan (SA) filter masih umum untuk aplikasi komunikasi satelit yang menuntut.

Teknik Kalibrasi Lanjutan phy2io

Variasi dan drift suhu yang digalakkan dapat menyebabkan kesalahan, ketidakcocokan ofset, dan ketidakpantasan nonlinear yang mendegradasi kinerja ADC. Algoritma penentukulasi digital berjalan pada mikrokontroler tertanam secara terus menerus menyesuaikan tegangan referensi ADC, pencong waktu, dan impedansi input. Adaptif kalibrasi buta menggunakan isetor latar belakang dapat memperbaiki ketidakcocokan interleaving tanpa mengganggu jalur sinyal. Model pembelajaran mesin yang dilatih pada pengukuran data prediksi-induksi drift dan pre-kompenate melalui predistor digital (PDD) loops, meningkatkan ketak linear dengan 10 dB di seluruh kisaran 100°C. Ini telah ditunjukkan oleh keluarga mereka[FL].

Teknologi dan Bahan yang Menanam

Sejenis funzanium (SiGe) Proses BiCMOS menawarkan titik manis untuk ujung depan RF yang terintegrasi, menyediakan transistor bipolar heterojunksi (HBTs) dengan fT melebihi 300 GHz di samping CMOS untuk kontrol digital. SiGe mencapai superioritas linear dan kebisingan flicker lebih rendah dibandingkan dengan CMOS murni dengan biaya kepadatan daya yang lebih tinggi. Gallium nitride (GaN) pada substrat silison semakin digunakan untuk tahap penguat daya sebelum ADC, menangani hingga 50 W keluaran sementara mempertahankan efisiensi saluran air di atas 65%Wave frekuensi. GaN band widegage mengurangi kebocoran dan meningkatkan konduktivitas termal, membuatnya ideal untuk sel luar ruangan 5G.

[ZOZT:0]] Fotonik silikon] muncul untuk komunikasi inter-chip daripada konversi data langsung. Modulator optik berkecepatan tinggi dan fotodetector terintegrasi pada sebuah substrat silikon dapat mentransfer data ADC pada 100 Gbps per jalur, mengurangi kerugian interkoneksi listrik dan mengaktifkan paralelisasi besar. Pada 2024, Intel mendemonstrasikan link optik yang mengurangi daya per bit menjadi 1 pJ, sepuluh kali lebih rendah dari solusi listrik terbaik.

[ZOZT:0]]Heterogeneous integration] menggunakan pengepak canggih (3D stacked ICs, interposers, and embedded dies) memungkinkan menggabungkan teknologi proses terbaik untuk setiap blok: GaN untuk PA, SiGe untuk LNA dan mixer, dan canggih CMOS untuk ADCs dan logika digital. Pendekatan ini dipercepat dengan adopsi paket tingkat fan-out (FOWLP) oleh Qualcomm] dalam modul depan RFGEG, mengurangi ketebalan untuk ponsel pintar.

Manfaat Sistem-Aras untuk 5G dan Beyond

Integrasi dari ADCs dengan front RF memungkinkan massive MIMO dengan 64 atau 128 elemen antena dalam panel stasiun basis tunggal. Setiap elemen dapat didigitalisasi secara independen, memungkinkan beamforming digital untuk membuat beberapa sinar simultan yang melayani pengguna yang berbeda. Ini penjejakan multipleksing multipleksis sel dengan 4x hingga 8x dibandingkan dengan beamforming analog. Latensi dari konversi ke update koefisien balok turun di bawah 1 mikrodetik, mendukung penjejakan beamloop tertutup untuk pengguna high-mobility.

Untuk carrier agregasi skenario, modul RF-ADC terintegrasi tunggal dapat mendigitalisasi hingga delapan pembawa komponen menyebar ke seluruh sub-6 GHz dan mmWave band secara bersamaan. Penonversi-turun digital lanjutan (DDCs) di dalam ADC menyediakan penyaringan saluran fleksibel dan terjemahan frekuensi, menghilangkan multiple penurun analog. Ini mengurangi biaya bilk-of-materis sebesar 30% dalam 5G NR stasiun dasar menurut analisis industri terbaru.

Arah Masa Depan: Lebih dari 5G ke 6G

Ke arah 6G, diharapkan untuk beroperasi di kisaran sub-THz (100 ⁇ 300 GHz), tantangan menjadi lebih curam. ADC sampling tarif akan perlu melebihi 100 GS/s dengan setidaknya resolusi 8-bit untuk menangkap bandwidth instant multi-GHz. T-Time-interleaved[ ADCs mempekerjakan ratusan sub-ADC dengan kalibrasi telah mendemonstrasikan 64 GS/s dalam prototipe penelitian, tetapi konsumsi daya tetap di atas 5 per konversi W ⁇ tidak dapat diterima pengguna untuk peralatan. [[FTFLT:Photo:Photo-assed ADCs[TFL3 arsitektur] yang menggunakan optiser optical dan dapat mengurangi sinyal sinyal sinyal sinyal sinyal optik yang dapat dipecahkan melalui roda komunikasi digital, beberapa kaliber dengan kecepatan digital, beberapa kali konversi dengan menggunakan mesin kontrol digital untuk mengubah kecepatan transporter-s untuk mengubah kecepatan transporter-s untuk mengubah kecepatan kecepatan kecepatan kecepatan kecepatan dan menggunakan mesin. Beberapa kaliber-s dengan kecepatan transporter-s. Beberapa kaliber digital untuk mengubah kecepatan transporter-s-s-s-s dengan kecepatan digital. Beberapa kali

Perangkat lunak]Reconfigurable RF front end menggunakan tunable pasif (bahan elektronik, switch MeMS) dan perangkat lunak-definiture kalibrasi akan memungkinkan platform perangkat keras tunggal untuk mendukung 4G, 5G, Wi-Fi 7, dan 6G band masa depan tanpa siloed chip set. Integrated ADCs dengan built-in self-test (BIST) dan mesin pembelajaran berbasis tuning akan menyesuaikan gain, linieritas, dan penyaringan ke kondisi lingkungan, penyederhanaan secara dramatis jaringan penyebaran dan pemeliharaan.

Influence dari proses silikon canggih, pengepakan novel, dan kalibrasi AI-driven mengemudi pergeseran paradigma dalam desain depan-akhir RF. Integrated ADCs tidak lagi atermined tetapi elemen sentral yang memungkinkan array antena digital dan bandwidth ekstrem jaringan nirkabel masa depan. Seperti Ericsson[ catatan di 6G radio mereka desain kertas putih, perpindahan ke antarmuka antena semua digital dengan penukar terintegrasi diharapkan menjadi karakteristik yang mendefinisikan antarmuka udara generasi berikutnya. Lima tahun berikutnya akan melihat teknologi ini bergerak dari laboratorium untuk meneliti, bagaimana kita menghubungkan produksi volume.