Sistem elektronik dan aplikasi pemrosesan sinyal yang semakin tinggi untuk menangkap sinyal yang berubah secara akurat. Sebagai tingkat data dalam komunikasi, radar, dan instrumentasi meningkat, tingkat konversi analog-ke-digital (ADC) sering menjadi kinerja bottleneck. Salah satu teknik yang kuat untuk mengatasi batas kecepatan ADC individu tanpa memerlukan sebuah pengkonverifikasi eksotis, ultra-cepat adalah arsitektur ADC yang dapat diinterleaved waktu. Dengan menempatkan beberapa ADC kecepatan sedang secara paralel dan memiliki setiap sampel input pada waktu yang sedikit tersengal, dapat mendorong pendesain sampling efektif dengan baik apa pun yang dapat mencapai perangkat tunggal. Artikel ini dapat mengeksplorasi keuntungan fundamental, desain, dan aplikasi nyata dari ADC, dan A. A.

Apa Itu ADC yang Terinformasi Waktu?

ADC yang dikelola oleh waktu terdiri dari saluran M individual ADC yang beroperasi secara paralel. Setiap saluran dijam sebagai sinyal jam induk yang telah digeser oleh . Ini bergema sampling berarti bahwa sementara jam sistem berjalan pada kecepatan fs, setiap individu ADC hanya beroperasi pada [FLTFLT:5]]f[TFLT:7]. Output setelah direkomprosi, sesuai dengan nilai yang sesuai, menghasilkan nilai yang efektif:[FLTFL]][TFL]][TFLT]][TFL]:1][TFLT]][TFLT][TFLT]:1][TFL]][T]][TFLT]]]][TFLT]]:1][T]]][T]][T]]]]]][TFLT]]]

Prinsipnya terletak pada teorem sampling Nyquist-Shannon: untuk merekonstruksi sinyal tanpa alias, frekuensi sampling harus setidaknya dua kali lipat dari komponen frekuensi tertinggi. Pencampuran waktu memperluas ini ke bandwidth yang lebih tinggi sambil menggunakan ADC yang mungkin sendiri hanya memiliki kapabilitas kecepatan sedang. Arsitektur ini banyak digunakan dalam osilokop, radio definisi perangkat lunak pita lebar, dan penerima optik generasi berikutnya.

Untuk landasan teoretis yang lebih mendalam, mengacu pada Analog Devices' Artikel teknis mengenai TI-ADC fundamentals.

Keuntungan Kunci ADC yang Terinterlever Waktu

Kadar Sampling yang Lebih Tinggi Efektif

Kemanfaatan yang paling jelas adalah peningkatan multiplicative dalam kecepatan sampling. Sementara ADC kecepatan tinggi tunggal mungkin hanya tersedia sampai, katakanlah, 10 GSps dalam SiGe atau CMOS, interleaving 16 ADC yang lebih lambat dapat mencapai kecepatan melebihi 100 GSp. Hal ini terutama kritis dalam aplikasi seperti radar broadband di mana bandwidth instantaneous melebihi 1 GHz.

Kemudahan dan Kemudahan Desain Biaya Kesetaraan dan Kesetaraan Biaya Kesetaraan dan Kesesuaian Desain

¡Aclination length monolitik ADC mendorong teknologi proses ke batas-batasnya, mengakibatkan konsumsi daya yang tinggi, area die besar, dan biaya yang ditinggikan. Kontrasnya, multiple Adc kecepatan-sedang dapat diimplementasikan dalam node proses yang lebih matang, lebih rendah biaya. Perancang juga dapat menyesuaikan jumlah saluran untuk mencocokkan tarif sampling yang diperlukan ⁇ menambah atau menghapus saluran menyediakan solusi yang dapat diskalakan.

Dipelihara Resolusi dengan Kalibrasi yang Tepat

Berlawanan dengan perhatian umum, interleaving tidak secara inheren degrade resolusi. Setiap individu ADC mempertahankan kebisingan dan kinerja linearitasnya sendiri. Dengan kalibrasi hati-hati ⁇ pembetulan latar belakang yang teliti untuk ofset, keuntungan, dan ketidakcocokan waktu ⁇ sistem keseluruhan dapat mempertahankan tinggi jumlah efektif bit (ENOB) bahkan pada tingkat sampling yang sangat tinggi. Ini adalah keuntungan kunci lebih dari sekadar menjalankan ADC tunggal lebih cepat dan menerima kebisingan kuantisasi yang lebih besar.

Analisis rinci madó analisis tentang pengawetan resolusi dapat ditemukan dalam Texas Instruments' catatan aplikasi pada menyelaraskan waktu-interleaved saluran ADC.

Tantangan dan Strategi Mitigasi Desain Praktis

Meskipun kuat, waktu-interleaved ADC memperkenalkan kesalahan unik tidak hadir dalam converter saluran tunggal. Ini muncul dari ketidakcocokan saluran-ke-saluran dan ketidaksempurnaan waktu.

Ofset, Gain, dan Misma yang Memasak

Sumber tiga sumber error dominan adalah:

  • EANCH [[ENOFLT:0]]Offset tidak cocok: Setiap ADC memiliki ofset DC yang berbeda, menyebabkan pola tetap pada keluaran (periodik spurs at fs[]/M dan harmoniknya).
  • [5] HANOLT:0]]Gain tidak cocok: Variasi dalam keuntungan antara saluran menghasilkan modulasi amplitudo sinyal, menghasilkan sisi-band.
  • Timing pencong: Shift fase jam non-ideal menyebabkan titik data diambil pada waktu yang tidak tepat, mengarah ke distorsi signal-dependent.

Semua tiga kesalahan ugug dari ifdy range (SFDR) dan ENOB jika tidak dialamatkan.

Teknik Kalibrasi

STI-ADC modern TIK menggunakan baik penentukurasi latar depan maupun latar belakang. Injeksi kalibrasi latar depan yang diketahui injeksi sinyal tes selama inisialisasi (misalnya, tingkat DC untuk ofset, nada sinusoidal untuk gain dan timeing). Tentukurasi latar belakang secara terus menerus menyesuaikan menggunakan sinyal masukan itu sendiri, sering melalui metode statistik, untuk mempertahankan kinerja atas suhu dan penuaan. Filter digital adaprent dan koreksi tabel look-up adalah umum.

Agitasi dan Kecemburuan Jam

Bahkan ketika ADCs cocok dengan sempurna, ketaran jam yang dibagikan di antara saluran dapat mendegradasi SNR. Sumber jam berfase rendah dan putaran terkunci-terdesain secara cermat (DLL) atau loop terlock fase (PLL) sangat penting. Selain itu, distribusi jam diferensial membantu menolak kebisingan mode-umum.

Sebuah referensi klasik pada koreksi tidak cocok adalah IEEE makalah oleh N. Kurosawa et al., ⁇ Explimitly analysis of channel mismatch effects in time-interleaved ADC systems ⁇ ].

Aplikasi Across Industries

Akuisisi Data BerJenis Tinggi

Osiloskop penyimpanan digital dan generator bentuk gelombang arbitrari mengandalkan TI-ADC untuk mencapai tingkat penangkapan multi-gigasample-per-detik.Perlengkapan uji R&D sering menggunakan arsitektur antarleaved untuk memvisualisasikan transient cepat dalam elektronika daya, serdes, dan komunikasi optik.

Radio dan Radar Terdefinisi Perangkat Lunak

Penerima Wideband dalam komunikasi militer dan komersial perlu untuk digitisasi lebar lebar jalur lebar secara instan. ADCs yang diinterliur-waktu memungkinkan penerima yang langsung-menyimpan yang menghilangkan tahap multiple downconversion, memudahkan frontend analog dan mengurangi ukuran, berat, dan daya (SWAP).

Pengimejan Medis

Pemancar sinar Ultrasound dan pemindai MRI medan tinggi membutuhkan digitisasi kecepatan tinggi dari berbagai elemen array. TI-ADC memungkinkan pemrosesan real-time ratusan saluran dengan bandwidth yang cukup untuk mencapai resolusi spasial yang baik. Keseimbangan mereka membuat mereka ideal untuk sistem pencitraan medis multi-saluran.

Instrumentasi Ilmiah Ilmiah Ilmiah

Detektor fisika Partikel Partikel Partikel, metrologi laser ultracepat, dan astronomi radio semua menuntut kecepatan sampling ekstrim. Sebagai contoh, Kilometre Array Square menggunakan sejumlah besar TI-ADC untuk mendigitalisasi sinyal radio yang membentang ratusan megahertz.

Untuk lebih banyak lagi pada aplikasi medis, lihat Makalah ulasan ini pada ADCs dalam pencitraan ultrasound[.

Sebagai nama yang terus diskalakan oleh CMOS, kesenjangan antara kecepatan ADC saluran tunggal dan interleaving potensi sempit. Meskipun demikian, aplikasi yang muncul dalam pengolahan baseband 5G/6G dan penerima koheren optik permintaan drive untuk >100 GSp dengan jangkauan dinamis tinggi. Teknik lanjutan meliputi:

  • [[EFAILT:0]]Hybrid architects[ yang menggabungkan time-interleaving dengan bandwidth-interleaving (menggunakan filter analog untuk membagi spektrum).
  • [[GANDAFLT:0]]Digital pre-distortion untuk mengimbangi frontend analog nonlinearitas lintas saluran.
  • [[EANFAILT:0]]Mechine-learning-based kalibrasi yang belajar dan mengoreksi ketidakcocokan dalam waktu nyata tanpa urutan pelatihan yang didedikasikan.

Inovasi cip-ke-chip interkoneksi optik mungkin juga memungkinkan scalable, board-level interleaving ratusan ADC untuk sub-THz waveform capture.

Kekecualian Kesimpulan

ADCs yang terinterliur-interliur waktu menyediakan jalur yang terbukti, mudah dan mudah digunakan untuk mencapai tingkat sampling tinggi yang diperlukan oleh elektronik modern. Dengan menyalip multi multi multi multipeable berkecepatan sedang dalam paralel, desainer memperoleh kecepatan, tabungan biaya, dan fleksibilitas tanpa selalu mengorbankan resolusi ⁇ disediakan mereka mengatasi kesalahan ketidakcocokan inheren melalui kalibrasi dan distribusi jam yang cermat. Dari osiloskop dan radar ke imagers medis dan teleskop radio, teknologi TIADC di bawah banyak sistem pencairan data tercepat dalam penggunaan hari ini. Astoxed ke sinyal terus naik, untuk terus meningkatkan kemampuan interleave saluran sementara mempertahankan keunggulan linear yang kompetitif.