Pencarian Miniatur Transistor yang Sedang Ditunda

Selama beberapa dekade, industri semikonduktor telah mengikuti Hukum Moore, menyusutnya dimensi transistor untuk mengepakkan lebih banyak daya komputasi ke dalam daerah yang lebih kecil. Penskalaan tanpa henti ini telah memungkinkan ponsel pintar, server awan, dan akselerator AI yang mendefinisikan kehidupan modern. Namun, sebagai transistor jarak gerbang mendekati skala atom, silikon dioksida tradisional (SiO2) gerbang dielektrik ⁇ sekalisekalipun standar emas ⁇ menjadi sebuah botletet yang kritis. Ketika lapisan SiO2 ditipis hanya beberapa atom, penerowongan mekanika kuantum menyebabkan kebocoran gerbang arus, meningkatkan disipasi daya dan degradasi perangkat. Highperticity (kemampuan tinggi) telah muncul sebagai pengganti, yang memungkinkan penskalaan yang berkesinambungan listrik tanpa mengorbankan. Artikel ini mengeksplorasi kebocoran gerbang arus listrik, meningkatkan daya listrik, dan deintegrasi tinggi, dan delokulasi, dan pengembangan energi yang tinggi, dan pengembangan energi yang tinggi, dan pengembangan energi, dan pengembangan energi, dan teknologi yang tinggi, dan pengembangan energi yang tinggi, dan teknologi, dan pengembangan energi yang tinggi, dan energi, dan energi yang tinggi, dan energi yang tinggi, dan energi, dan energi, dan energi, dan energi, dan energi yang

Keanekaan Mengapa Dielektrik Penting di Transistor

Kepapan dan Gate Stack

Dalam transistor medan-efektor logam-oksida-sepikonduktor (MOSFET), gate stack terdiri dari elektroda logam (atau doped poly ⁇ silicon) yang dipisahkan dari saluran semikonduktor oleh lapisan insulasi ⁇ the gate dielectric. Gerbang bertindak sebagai kapasitor: menerapkan tegangan yang menginduksi saluran latih di bawah. Kemampuan untuk memodulasi muatan saluran secara langsung proporsional dengan kapasi gerbang per area unit, yang untuk kapasitor paralel ⁇ platektor adalah C = kε / 0 t[TFL]], dimana [[FLk]] adalah konstanta (FL) dan kemudahan untuk mengatur:[TFL]], dan tindak untuk mengatur:[TFL]], dan tinjuflet] adalah:[TFL]], dan tinsiasi untuk tinsiasi yang direlektifkan [TFL]], [TFL]], [TFL]], [TFL]] adalah:]], ).

Problem Kebocoran Kebocoran

Ketika ketebalan SiO2 menurun di bawah ~1,5 nanometer, arus terowongan langsung menjadi tidak dapat diterima tinggi. Elektron dapat melintasi isolator bahkan ketika transistor seharusnya mati, membuang daya dan menghasilkan panas. Jawaban industri adalah untuk menemukan bahan dengan yang lebih tinggi. Elektron dapat melintasi isolator bahkan ketika transistor seharusnya off, membuang daya dan menghasilkan panas. Jawaban industri adalah untuk menemukan bahan dengan ]k nilai sehingga sebuah film fisik yang lebih tebal dapat memberikan ketebalan oksida yang setara (EOT) sama dengan ultrathin SiO2 lapisan. EOT didefinisikan sebagai kk nilai agar sebuah film yang sama dengan ketebalan listrik.

Kolek Dielektrik dan Sifatnya

Materi Kunci

Kegunaan yang paling banyak diterapkan ⁇ k material dalam logika CMOS modern adalah hafnium dioksida (HfO2), dengan konstanta dielektrik sekitar 20 ⁇ , dibandingkan dengan 3.9 untuk SiO2. Calon terkemuka lainnya termasuk zirkonium dioksida (ZrO2, k[ ⁇ 25 ⁇ 30), aluminium oksida (Al2O3, k]k[3], dan lhantanum oksida (La2OFL:4]] mereka mempengaruhi defaultinginginginginginginginginginginginging [TFL],[T]] 27]. Foracitor, titanium ⁇ trons ⁇ 0 ⁇ 0 ⁇ 0 ⁇ 0], dan transistor defaultinginginginginging [TFL]] [TFL],], ⁇ 7], ⁇ 7[6], ⁇ 7] ⁇ 7] digunakan untuk def ⁇ 7], dan usefaults[T], use[t[tfault], use], use] dan tool] digunakan untuk def

Mengapa Tidak Menggunakan Bahan yang Rendah ⁇ k?

Jika sebuah dielektrik rendah yang dibuat lebih tebal untuk mengurangi kebocoran, penurunan kapacitansi, dan transistor kehilangan kemampuannya untuk beralih dengan cepat. Bahan tinggi ⁇ k memecahkan dilema ini dengan menjaga kapacitansi saat menekan penekan terowongan. Sama pentingnya, banyak dielektrik tinggi ⁇ k diendapkan menggunakan deposisi lapisan atom (ALD), sebuah teknik yang menyediakan kontrol ketebalan atom ⁇ level dan konformalitas yang sangat baik atas struktur transistor tiga ⁇ dimensi kompleks seperti FinFET dan gerbang ⁇ semua (GA) nanosheets.

Tantangan Integrasi: Gerbang Logam dan Antarmuka

Masalah Penjelaan Phonon dan Cas

Kerugian deposisi SiO2 dengan tinggi βk dielektrik bukan merupakan penurunan yang sederhana ⁇ dalam substitusi. Bahan tinggi ⁇ k sering memiliki celah band energi yang lebih rendah dan kepadatan trap yang lebih tinggi di antarmuka dengan silikon. Jebakan ini dapat menangkap muatan kapal induk, menyebabkan pergeseran tegangan ambang batas, mobilitas pembawa yang berkurang, dan masalah keandalan seperti ketidakstabilan suhu bias (BTI) dan waktu ⁇ degradasi dielektrik (TDB). Untuk meminimalkan efek ini, produsen biasanya memasukkan lapisan interfasial ultrathin (sepuluh SiO2 atau SiON ~0.5 ⁇ nm) antara film tinggi dan silikon. \"Pembuatan dielektrik\" ini mempertahankan kualitas tinggi senilai ⁇ k ⁇ sementara untuk memperoleh manfaat besar.

Pustaka Pustaka Fungsi Kerja Teknik Mesin dan Logam Gates

Gerbang Poli ⁇ silicon tidak kompatibel dengan banyak bahan ⁇ k karena pinning dan efek deplesi yang merendahkan kinerja. Industri menyelesaikan hal ini dengan beralih ke gerbang logam dengan fungsi kerja tunable. Untuk n ⁇ type dan p ⁇ type MOSFETs, logam yang berbeda (misalnya, TiAl untuk nFET, MoN atau TiN untuk pFET) dipilih untuk mengatur tegangan ambang yang benar. Gerbang tinggi ⁇ k / metal (HKMG) stack, diperkenalkan oleh Intel pada 2007 di node 45 nm, menjadi standard untuk semua proses logika yang maju.

Teknik Pembuatan Pabrikan

Deposisi Lapisan Atom (ALD)

AIID adalah metode yang disukai untuk mendepositkan dielektrik tinggi Ük karena bergantung pada reaksi permukaan yang membatasi diri sendiri. Siklus tipikal untuk HfO2 menggunakan eksposur bergantian untuk mendepositkan tetrakis(dimetilamido)hafnium dan uap air. Ini menghasilkan film dengan keseragaman melintasi wafer 300 mm dan di dalam fitur yang diresease secara mendalam. ALD juga memungkinkan kontrol tepat komposisi film, memungkinkan pembentukan oksidaternary atau multilapis (misalnya, HfZrO4) untuk mengoptimalkan [[FLTFL]][TFLTFL]][TFLTFL]] dan keandaan yang tepat.

Post ⁇ Deposisi Annealing

Setelah ALD, langkah annealing αtoperature tinggi (biasanya dalam ambien inert seperti N2 atau membentuk gas) digunakan untuk memendam film, mengurangi densitas cacat, dan meningkatkan kristalinitas. Fasa kristal HfO2 sangat mempengaruhi kemimittannya: fase monoklinik (common after deposition) memiliki kk 17, sementara fase tetragonal atau kubik dapat mencapai ]. Kontrol 30. Dapat digalkan fasa yang diinginkan, tetapi mungkin anggaran termal berlebihan anggaran β]] β atau ffacid.

Mekanisme Reliabilitas dan Degradasi

Bias Suhu Instensibilitas (BTI)

Ketegasan tegangan gerbang yang berkepanjangan, pengetatan muatan di lapisan tinggi Øk menyebabkan pergeseran bertahap tegangan ambang. Hal ini terutama parah untuk perangkat pMOS di bawah bias negatif (NBTI). Densitas tinggi perangkap pra ⁇ wujudnya dalam HfO2 relatif terhadap SiO2 membuat BTI menjadi perhatian kritis.Peneliti sedang menyelidiki teknik pencairan oksigen dan penggabungan nitrogen untuk mengurangi kepadatan perangkap.

Waktu Ketergantungan Dielektrik Pemecahan (TDDB)

Keterkenaan dengan breakdown oksida, TDDB membatasi seumur hidup sebuah transistor.Dalam tumpukan tinggi Ük, breakdown melanjutkan melalui pembentukan jalur perkolasi di kedua lapisan tinggi Ük dan antarfasial . Model statistik seperti distribusi Weibull digunakan untuk memprediksi tingkat kegagalan, dan perbaikan proses ⁇ seperti mengoptimalkan rasio ketebalan dari dwilapis ⁇ memiliki margin keandalan yang diperpanjang.

Arah Masa Depan: Di luar Tinggi Konvensional Øk

Kemampuan Negatif dan HfO2 Ferroelektrik

Penemuan yang tak terduga pada tahun 2010-an adalah bahwa fase kristalin tertentu dari HfO2 (ortorhombic) pameran ferroelektrikitas. Ini membuka pintu ke transistor kapafitan negatif, di mana switching ferroelektrik dapat memperkuat tegangan gerbang dan memungkinkan sub ⁇ 60 mV/decade switching (batas Boltzmann). Ferroelektrik HfO2 sudah digunakan dalam furroelektrik acak ⁇ akses memori (FeRAM) prototipe, dan aplikasi logika sedang dieksplorasi secara aktif.

Highăk pada Bahan 2D

Dua ⁇ dimensi semikonduktor seperti MoS2 dan WSe2 menawarkan ketipisan saluran yang paling utama (satu lapisan atom) dan janji terus menskala melampaui batas silikon.Namun, mendepositkan dielektrik tinggi ⁇ k pada permukaan 2D tanpa merusak lapisan rapuh atau menciptakan terlalu banyak jebakan antarmuka tetap menjadi tantangan.Pekerjaan terbaru menggunakan seed ALD dan molekuler ⁇ layer deposition (MLD) menunjukkan kemajuan, dan kombinasi saluran 2D dengan insulator gerbang tinggi ⁇ k dapat memperpanjang Hukum Moore selama dekade lain.

Calon Tinggi Alternatif Śkākāda

Material-material seperti LaLuO3, AlScN, dan BaTiO3 sedang diselidiki untuk ultra ⁇ keizinan tinggi atau sifat novel mereka. Untuk logika, tujuan utama adalah untuk mendorong EOT di bawah 0.5 nm sambil menjaga kebocoran di dalam batas yang dapat diterima. Hal ini tidak hanya membutuhkan tinggi k] tetapi juga kesenjangan band yang cukup besar (>5 eV) dan kesesuaian dengan anggaran termal CMOS.

Kekecualian Kesimpulan

Memungkinkan tinggi teknologi semikonduktor. Dengan mengganti SiO2 dengan bahan seperti hafnium dioksida dan zirkonium dioksida, industri terus mengecilkan transistor saat mengendalikan kebocoran dan mempertahankan kinerja. Integrasi sukses dari tinggi Øk dielektrik dengan gerbang logam telah menjadi batu penjuru dari setiap titik logika maju dari 45 nm ke sub ⁇ 3 nm era. Seperti industri mendorong menuju gerbang ⁇ semua transistor dan menjelajahi saluran 2D, fisika dan teknik tinggi ⁇ akan tetap menjadi bahan yang bergetar di bidang vibratif. Untuk melihat lebih lanjut: FL2 ]] di HKFLTFL]] di dalam tinjau dari: EL[TFL]] di dalam perangkat elektronik [TFL]] dan dispektif]