Medesain antarmuka digital berkecepatan tinggi menuntut perhatian yang ketat terhadap integritas sinyal untuk mempertahankan transmisi data bebas kesalahan sebagai laju jam dan data throughput peningkatan. Pada kecepatan multi-gigabit, bahkan ketidaksempurnaan minor dalam sebuah papan sirkuit tercetak (PCB) layout atau pemilihan komponen dapat menyebabkan degradasi sinyal yang parah, mengakibatkan kesalahan bit, berkurangnya margin kebisingan, dan ketidakstabilan sistem. Insinyur harus mengadopsi set teknik holistik yang span dari seleksi material dan impedance control untuk mencermati dan dihentikan. Artikel ini menyediakan panduan komprehensif untuk meminimalisasi sinyal dalam desain digital-specepat tinggi, meliputi strategi dasar, terbukti, mitigasi, dan praktik canggih.

Pengertian Isyarat Degradasi

Degradasi sinyal signal meliputi perubahan apapun dalam amplitudo sinyal digital, waktu, atau bentuk saat propagasi dari driver ke receiver. pada frekuensi tinggi, efek parasit yang neglible pada kecepatan yang lebih rendah menjadi dominan mekanisme utama meliputi:

  • [[Electromagnetic interference (EMI)]] ⁇ sumber kebisingan eksternal ditambah ke dalam garis transmisi.
  • ¡Crosstalk Penguatan kapasif dan induktif antara jejak yang berdekatan.
  • [[CUALT:0]]Impedance discontinuities]] ⁇ tidak cocok antara trace fithistics impedance dan load, source, atau interconnects, menyebabkan refleksi.
  • [[EfleksifFLT:0]]Skin efek dan kehilangan dielektrik ⁇ pada frekuensi tinggi, arus berkonsentrasi pada permukaan konduktor, meningkatkan resistensi, sementara substrat menyerap energi sebagai panas.
  • [[ENOWFLT:0]]Simultan switching noise (SSN) ⁇ fluktuasi tegangan dalam daya dan pesawat darat karena transient arus tinggi.

Setiap faktor ini berkontribusi pada pengurangan rasio sinyal-ke-noise (SNR) dan marjin waktu.Untuk operasi yang dapat diandalkan, desainer harus memastikan bahwa degradasi total tetap berada dalam ambang batas yang ditentukan oleh penerima.Pengertian mekanisme ini merupakan langkah pertama untuk melaksanakan penanggulangan yang efektif.

Teknik Kunci Teknik Teknik Teknik untuk Mengminimalkan Degradasi Sinyal

1. Desain Impedansi Terkendali

Keteraturan AWAS Keteraturan karakteristik konsisten impedansi sepanjang seluruh jalur sinyal sangat penting. Refleksi terjadi pada titik mana perubahan impedansi instan, seperti pada via, transisi konektor, atau diakhiri secara tidak tepat. Untuk mencapai impedansi terkontrol, desainer menyatakan geometri jejak ⁇ lebar, tinggi di atas pesawat rujukan, dan materi dielektrik relatif perizinan (Dk) ⁇ menggunakan pemecah lapangan atau rumus empiris.

Jalur transmisi umum topologi termasuk microstrip (lacak pada lapisan luar dengan pesawat referensi di bawah) dan jalur (lacak disandwidter antara dua pesawat referensi). Stripline menawarkan pelindungan yang lebih baik dan crosstalk lebih rendah tetapi menambah biaya pembuatan. Tumpukan harus direncanakan lebih awal, dan produsen PCB harus memverifikasi impedance pada kupon uji. Target tipikal impedances untuk baris tunggal adalah 50 UD, sementara pasangan berbeda sering menargetkan 90 ©, 100 pati, 100 , 100 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Penggunaan polikuitor impedance atau alat simulasi (misalnya, Pola Si9000, Ansys Q2D) membantu menentukan lebar dan jarak jejak yang diperlukan. Penting juga untuk mempertimbangkan efek dari topeng solder ⁇ konstanta dielektriknya dapat menurunkan impedansi oleh 2 ⁇ 0 ⁇ 0 ⁇ . Jika tidak dipertanggungjawabkan. Banyak fabrikator menawarkan ⁇ tuned ⁇ stackups di mana lapisan dalam pra-verifikasi. Panduan integritas sinyalTexas Instruments] menyediakan referensi rinci untuk impedance dalam desain kecepatan tinggi.

2. Strategi Penanggulangan yang Tepat

Terminasi kontaminasi menyerap energi sinyal yang memantul yang akan sebaliknya perjalanan bolak-balik, menciptakan dering dan overshoot. pilihan tergantung pada topologi dan karakteristik pengemudi:

  • [ZO]]]Series penghentian:] Sebuah resistor ditempatkan dalam seri (dekat driver) sama dengan perbedaan antara impedansi keluaran driver dan impedansi karakteristik garis. Biasa digunakan untuk garis point-to-point seperti jam atau sinyal berend tunggal. Ini mengurangi drive dan batas refleksi saat beban.
  • [O]Efronth:0]]Parallel penghentian: Sebuah resistor ke tanah (atau VCC) di ujung penerima, dicocokkan dengan impedance garis. Efektif untuk garis panjang tetapi meningkatkan disipasi daya DC.
  • [GALAFLT:0]]AC penghentian: Sebuah kapasitor seri dan tarik resistor di penerima. Ia memblokade DC saat mengakhiri sinyal AC, mengurangi penggunaan daya; ideal untuk bus kecepatan tinggi seperti memori DDR.
  • [Nieldo]FLT:0]]Penghentian venin: Dua resistor (satu ke VCC, satu ke tanah) di penerima, dengan paralel setara dengan impedansi garis. Seringkali digunakan dalam pensinyalan diferensial atau untuk mengatur tegangan umum-mode.

Untuk pasangan diferensial, penghentian harus diterapkan di seluruh pasangan (misalnya, sebuah resistor 100 Å antara garis positif dan negatif). Gagal untuk dihentikan dengan benar adalah penyebab utama dari masalah refleksi sinyal. Analog Devices' article on quantion techniques menawarkan perbandingan praktis dari setiap metode.

3. Sinyal Berbeda dari Bahasa Jepang.

Sinyal yang berbeda-beda mentransfer data melalui dua jejak pelengkap ⁇ satu non-terbalik, satu terbalik ⁇ dengan penerima merasakan perbedaan tegangan. Pendekatan ini menawarkan beberapa keuntungan untuk antarmuka kecepatan tinggi:

  • Elephant Penolakan mode-Common: Pasangan interferensi elektromagnetik sama-sama ke dalam kedua garis dan batal keluar, meningkatkan kekebalan kebisingan.
  • [5][CharneFLT:0]]Reduced EMI: Arus yang sama tetapi berlawanan menciptakan medan magnet yang membatalkan, menurunkan emisi yang dipancarkan.
  • [Efol]] margin noise lebih tinggi: Penerima mendeteksi ayunan tegangan kecil, memungkinkan operasi daya yang lebih rendah pada kecepatan tinggi.

Pasangan Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Beda Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Dasar Kepaan (Langkaan), Panjang Jejak yang Cocok Dalam Beberapa Militan (Untuk Meminimalkan Pencong), dan Menghindari Sudut 90° 10GBA STUS-T-T. Aturan Kunci Kunci Tata Cara antara Pasangan Harus Dipasang Berpasangan Berpasangan Berpasangan Berpasangan Berpasangan Berpasangan Berpasangan Berpasangan Berpasangan Berpasangan Berpasangan Berpasangan Harus Dibatas Atas Pesawat Berhubungan (Berhubungan), dan Perpindahan Jarak Jarak Jauh, dan Perbandingan, Perbandingan dengan Perlapisan, Perlapisan Perlapisan Perlapisan Perlapisan Menimbangan Perlapisan Membatasan Menimbangan Membatasan

4. Pengelakan Manajemen Panjang dan Tata Letak Teroptimasi

Tata letak fisik fisik secara langsung mempengaruhi degradasi sinyal. jejak yang lebih pendek mengurangi attenuasi dan penundaan, tetapi dalam papan kompleks, perpanjangan kadang-kadang diperlukan untuk rute sekitar obstruksi. praktek-praktek berikut membantu menjaga kualitas sinyal:

  • [5] ¡ANCEFLT:0]]Length cocok: Untuk buss paralel (DDR, MIPI) dan pasangan diferensial, perbedaan delay menyebabkan pencong. Gunakan jejak serpentine untuk cocok dengan panjang, tetapi menjaga pitch serpentine setidaknya tiga kali lebar jejak untuk meminimalkan induksi mutual.
  • [5]OfronT:0]]Minimize via penggunaan: Setiap via memperkenalkan kapafit parasit dan induksi. Untuk sinyal kecepatan tinggi, gunakan back-drilling untuk menghapus tidak digunakan melalui stub, atau mempekerjakan microvias untuk transisi lapisan.
  • [[ZOZELT:0]]Cortainous pesawat referensi: Hindari memotong tanah atau pesawat daya di bawah jejak kecepatan tinggi.Gaps membuat impedance diskontinuities dan meningkatkan loop inductance. Jika split pesawat tidak dapat dihindari, rute sinyal melintasinya hanya dengan kapasitor jahitan atau jembatan.
  • [UGNOFLT:0]]Return kontrol jalur:] Sinyal kecepatan tinggi harus memiliki jalur kembali tanpa gangguan langsung di bawah mereka pada pesawat yang berdekatan. Setiap interupsi (misalnya, slot dalam pesawat darat) memaksa arus ke detour, meningkatkan induksi dan degradasi sinyal.
  • [[ZOZANZLT:0]] Jaga zona: Pertahankan pemisahan antara jejak kecepatan tinggi dengan jalur lain atau sinyal analog sensitif. Sebuah aturan ibu jari adalah 3 sampai 5 kali lebar jejak (3W sampai 5W) untuk pengurangan crosstalk yang dapat diterima.

Alat desain PCB seperti Mentor PADS, Cadence Allegro, dan Altium Designer termasuk manajer kekangan untuk pengaturan panjang, jarak, dan persyaratan impedance. IEEE makalah tentang optimalisasi tata letak kecepatan tinggi memberikan wawasan lebih lanjut ke dalam tata letak simulasi-driven.

Praktek Terbaik Tambahan dari Artikel Lain

Bermanfaat dan Berdaya Integritas

Distribusi daya rendah-induktansi low-inductance adalah penting untuk tingkat tegangan stabil dan pengurangan kebisingan. Gunakan beberapa via untuk sambungan daya dan darat, dan tempat decoupling kapasitor dekat dengan masing-masing pin daya IC. Sebuah pesawat darat yang berdedikasi dan pesawat listrik, dengan pemisahan minimal, menciptakan jalur rendah-impedance. Untuk antarmuka kecepatan tinggi, pertimbangkan menggunakan manik ferrite untuk mengisolasi domain analog sensitif dari kebisingan switching digital.

Perisai Perisai dan Mitigasi EMI

Pelindungan luaran lenclosures (kanan) sekitar blok frekuensi tinggi mengurangi emisi yang dipancarkan dan melindungi terhadap EMI eksternal. Pada PCB, jejak penjagaan dengan jahitan tanah via dapat memberikan perisai antara garis kecepatan tinggi yang berdekatan. Untuk terutama antarmuka bising seperti sinyal jam, rute mereka sebagai stripline (antara dua pesawat) untuk membatasi medan elektromagnetik.

Pemilihan Material

Sifat material dielektrik ⁇ terutama faktor disipasinya (Df) dan konstanta dielektrik (Dk) ⁇ secara signifikan mempengaruhi kehilangan sinyal pada frekuensi tinggi . Standar FR-4 memiliki Df ~0.02, yang menyebabkan kehilangan yang diperhatikan di atas 5 GHz. Untuk tingkat data yang lebih tinggi (mis. 25 Gbps dan di luar), bahan-bahan yang rendah-los seperti Rogers 4350B atau Isola Tachyon disarankan. Bahan-bahan ini memiliki variasi Dk yang lebih rendah dan jauh lebih rendah Df, menghasilkan atutensi dan impansi yang lebih baik.

Analisis Simulasi dan Pra-Layout

Sebelum melakukan tata letak PCB, jalankan simulasi pra-layout untuk mengevaluasi stackup yang berbeda, pelacakan geometri, dan nilai penghentian. Perkakas seperti HyperLynx, SiSoft QSI, atau Ansys SIwave memungkinkan desainer untuk memodelkan s-parameter dan diagram mata. Ekstraksi pasca-layout dan simulasi dapat mengidentifikasi bintik masalah ⁇ seperti melalui diskontinuitas atau crosstalk berlebihan ⁇ sebelum pembuatan, menyimpan proyek-proyek restpin yang mahal sekarang mengadopsi desain Øsulasi-driven ⁇ untuk memvalidasi sinyal pada setiap tahap.

Kekecualian Kesimpulan

Medesain antarmuka digital berkecepatan tinggi dengan degradasi sinyal minimal memerlukan kombinasi disiplin prinsip teknik elektro dan implementasi PCB yang cermat. impedansi terkontrol, penghentian yang tepat, pensinyalan diferensial, dan pengimplementasian membentuk fondasi. Perhatian tambahan terhadap integritas daya, pilihan material, dan simulasi memastikan kinerja yang kuat melintasi temperatur dan variasi manufaktur. Seiring dengan laju data terus menanjak, teknik ini menjadi bukan hanya praktik terbaik, tetapi kebutuhan untuk operasi sistem yang dapat diandalkan. Dengan menerapkan metode yang diuraikan di sini, desainer dapat mencapai komunikasi bebas kesalahan dan memperpanjang hidup dari produk digital kecepatan tinggi mereka.