Utviklingen av RF Front-End Arkitekturer

Radiofrekvensen (RF) frontenden har lenge vært flaskehalsen i trådløs systemytelse. Tradisjonelle designer skiller hver funksjon ⁇ filtrerer, forsterker, blander og konvertering ⁇ for å skille mellom forskjellige, diskrete komponenter. Denne segmentering tvinger avvik mellom støytall, lineæritet og strømforbruk, mens også krever tett impedans-matching og forsiktig brettutforming for å minimere parasitiske effekter. For 4G LTE-systemer med kanalbåndbredder opp til 20 MHz var disse tilnærmingene fungerende, men 5G NR introduserer bæreaggregat med båndbredder over 100 MHz og topphastigheter målt i gigabits per sekund. Den analoge signalkjeden blir stadig mer skjør som frekvens og båndbredde skala.

Integrasjon av flere funksjoner på en enkelt silikondiende eller i en enkelt pakke er blitt et nødvendig. System-på-chip (SOC) og system-i-pakke (SiP) tilnærminger nå kombinerer lavstøyforsterkere (LNAs), nedkonvertere, variabel gevinst stadier og analog-til-digitale omformere (ADC) på ett substrat. Denne integrasjonen krymper det fysiske fotavtrykket med mer enn 50 % sammenlignet med diskrete implementeringer samtidig som det reduseres tap i mellomtrinns og forbedrer støyytelse. Nøkkelen aktiverer er den dramatiske forbedringen i ADC hastighet og oppløsning som er mulig ved avanserte CMOS prosessknuter, slik at analog-til-digital grense for å bevege seg nærmere antennen.

Den kritiske rollen som integrerte ADC i moderne RF front ender

Integrerte ADC-signaler tillater at RF-signaler digitaliseres ved stadig høyere mellomfrekvenser (IF) eller til og med direkte ved bærerfrekvensen. Direkte RF-prøvetakingsarkitekturer eliminerer behovet for flere analoge nedadgående stadier, reduserer komponenttelling og lokal oscillator (LO) kompleksitet. For eksempel kan en 5G-basestasjon prøve en 3,6 GHz-bærer direkte ved hjelp av en 12-biters ADC som kjører på 4,5 GS/s, omgå den tradisjonelle to-trinns superheters superheterodynkjeden. Denne forenkling senker fasestøy, reduserer bildeavvisningsproblemer og muliggjør fullstendig digital stråling med per-elementfase og amplitudekontroll.

Høyhastighets-, høyoppløselige ADC-er er linchpin. -baserte datagrensesnitt støtter nå overføringshastigheter på 24 Gbps per bane, slik at råprøvedata kan strømme til FPGAs eller digitale prosessorer uten flaskehalser. Moderne ADC-er oppnår effektivt antall biter (ENOB) mer enn 11 biter ved 3 GS/s, noe som gir det dynamiske området som trengs for å oppdage svake signaler i nærheten av sterke forstyrrere. Handelsutbyttet mellom prøvetakingshastighet og oppløsning forblir et designfokus, med tidsinntrengte arkitekturer som presser aggregatomformingshastigheter over 10 GS/s mens 8-bit ENOB for ultra-bredde båndapplikasjoner i millimeterbølge (mmavvike) 5G.

Nøkkeladc-parametre for 5G og utover

  • Bandbredde: Inngangsbredde må overstige 10 GHz for å støtte under-6 GHz og mmWave-bærere uten signalnedbrytning.
  • Dynamisk område: Spuriøs-fri dynamisk rekkevidde (SFDR) over 80 dBc hindrer intermodulasjonsforvrengning fra å desensibilisere mottakeren.
  • Power-effektivitet: Figur av merit (FoM) under 10 fJ/konverteringstrinn er nødvendig for massive MIMO-arrangementer med hundrevis av elementer.
  • Latency: Konverterings latens under 10 ns støtter lavlatensapplikasjoner som autonom kjøring og industriell kontroll.

Integrasjonsutfordringer og strategier for minigasjon

Til tross for løftet, er det samtidig integrerende høyytelses-ADC-er med RF analoge blokker som presenterer formidable utfordringer. Termalstyring er avgjørende: en 64-kanals mmWave-bjelkeformer som forbruker 1 W per element produserer 64 W varme i en kompakt modul. Silikon-interposere med innebygde mikrofluidiske kanaler eller avanserte termiske grensesnittmaterialer (TIM-er) blir nå utplassert for å opprettholde samløpstemperaturer under 125 °C. Vannkjølte kalde plater, som er vanlige i datasenterdesign, vises nå i utendørs basestasjons-innkapsler.

Linearitet og støykobling er like kritiske. Digitale kretser som bytter ved gigahertz-hastigheter som injiserer støy i sensitive analoge forsyninger gjennom substratet. Deep grøfteisolasjon, vaktringer og separate strømdomener med lav-dropout regulatorer (LDOs) reduserer dette. Nylige produksjonsdesign bruker fullstendig differensielt signalstier og differensielt ADC-inngangsstadier for å undertrykke felles-modusstøy med 40 dB eller mer.

Clock jitter direkte nedgraderer SNR ved høy bærerfrekvens. For en 5 GHz bærer, 100 femtosekunder RMS jitter begrenser SNR til omtrent 55 dB. Integrerte faselåste looper (PLLs) med fraksjonell-N arkitektur og ultra-lav jitter VCOs, ofte kjører fra en ekstern 10 MHz referanse, nå oppnår jitter under 50 fs i 28 nm CMOS. Ekstern klokke rengjøring kretser ved hjelp av overflateakustisk bølge (SAW) filtre er fortsatt vanlig for de mest krevende satellittkommunikasjonsapplikasjonene.

Avanserte kalibrasjonsteknikker

Produksjonsvariasjoner og temperaturdrift kan forårsake at det oppstår feil, forskyvningsfeil og ikke-lineære forhold som nedbrytes ADC-ytelse. Digital kalibreringsalgoritmer som kjører på en innebygd mikrokontroller justerer kontinuerlig ADC referansespenninger, tidsforskjeller og inngangsimpedans. Adaptive blind kalibrering ved hjelp av bakgrunnsstøyberegning kan korrigere sammenstøtsfeil uten å forstyrre signalstien. Maskinlæringsmodeller som er utdannet på målt data, forutsi temperaturindusert drift og forhåndskompensere gjennom digitale forhåndsberegningssssssløyfer (DPD) og forbedre lineæriteten med 10 dB over 100°C-området. Disse teknikkene har blitt demonstrert av ] i deres nyeste RF ADC-familier.

Utvikling av teknologier og materialer

Silikon-germanium (SiGe) BiCMOS-prosesser tilbyr et søtt sted for integrerte RF-frontender, som gir heterokompensasjon bipolar transistorer (HBTs) med fT som overstiger 300 GHz sammen med CMOS for digital kontroll. SiGe oppnår overlegen linearitet og lavere flimrende støy sammenlignet med ren CMOS til kostnadene for høyere effekttetthet. Gallium-nitride (GaN) på silikonsubstrater blir i økende grad brukt for powerforsterker-faser før ADC, håndtering opptil 50 W produksjon samtidig opprettholde dreneringseffektivitet over 65 % ved mmWave-frekvenser. GaNs brede bandgap reduserer lekkasjestrømmer og forbedrer termisk ledningsevne, noe som gjør det ideelt for utendørs 5G små celler.

Silicon-fotonik er i ferd med å utvikle seg for inter-chip-kommunikasjon i stedet for direkte datakonvertering. Høyhastighets optiske modulatorer og fotodetektorer integrert på et silisiumsubstrat kan overføre ADC-data ved 100 Gbps per bane, redusere elektriske sammenkoblingstap og muliggjøre massiv parallelisering. I 2024, ]] demonstrerte en optisk kobling som reduserte effekt per bit til 1 pJ, ti ganger lavere enn de beste elektriske løsningene.

Heterogen integrasjon] ved hjelp av avansert emballasje (3D-stablet ICs, interposers og innebygde dies) tillater å kombinere de beste prosessteknologiene for hver blokk: GAN for PA, SiGe for LNA og mikser, og avansert CMOS for ADCs og digital logikk. Denne tilnærmingen akselerererer med adopsjon av vifte-ut wafer-level emballasje (FOWLP) av Qualcomm i sine 5G RF front-end moduler, redusere modultykkelse til under 0,8 mm for smartphone integrasjon.

Fordeler på systemnivå for 5G og videre

Integrasjonen av høyytelses-ADC med RF fronten gir mulighet til å digitalisere ]massiv MIMO med 64 eller 128 antenneelementer i et enkelt basestasjonspanel. Hvert element kan digitaliseres uavhengig, slik at digital stråleforming kan skape flere samtidige stråler som betjener forskjellige brukere. Denne romlige multipleksing multipliserende cellekapasiteten med 4x til 8x sammenlignet med analog stråleforming. Latens fra konvertering til stråle koeffisientoppdateringsdråper under 1 mikrosekund, som støtter lukket-loop-strålesporing for høymobilitetsbrukere.

For karrieraggregat scenarier kan en enkelt integrert RF-ADC-modul digitalisere opptil åtte komponentbærere spredt over under-6 GHz og mmWave-bånd samtidig. Avanserte digitale ned-konvertere (DDC) i ADC gi fleksibel kanalfiltrering og frekvensoversettelse, eliminere flere analoge ned-konvertere. Dette reduserer faktureringskostnadene med 30 % i 5G NR-basestasjoner i henhold til nylige industrianalyser.

Fremtidige retninger: Beyond 5G i 6G

Når man ser på 6G, som forventes å operere i under-THz-området (100 ⁇ 300 GHz), blir utfordringene brattere. ADC-prøvetakingshastigheter må overstige 100 GS/s med minst 8-bits oppløsning for å fange multi-GHz øyeblikkelig båndbredde. Tidsinnspilling ADCs som benytter hundrevis av under-ADCs med kalibrering har demonstrert 64 GS/s i forskningsprototyper, men strømforbruk forblir over 5 W per konverter ⁇ uakseptabelt for brukerutstyr. ]] arkitekturer som bruker optisk prøvetaking for å redusere gitter og forlenge båndbredden kan bryte strømbarrieren, konvertere optiske pulser direkte til digitale ord via en rekke komparatorer. Flere universitetslabs har vist bevis-på-koncept ved 200 GS/s med sub-10 FJ per konverteringstrinn.

Rekonfigurerbare RF fronten ved hjelp av tunibable passiver (ferroelektrisk materiale, MEMS-brytere) og programvaredefinert kalibrering vil tillate en enkelt maskinvareplattform for å støtte 4G, 5G, Wi-Fi 7, og fremtidige 6G-bånd uten siloed chip sett. Integrerte ADCs med innebygd selvtest (BIST) og maskinlæringsbasert tuning vil automatisk justere gevinst, lineæritet og filtrering til miljøforhold, dramatisk forenkle nettverksutføring og vedlikehold.

Konfluensen av avanserte silikonprosesser, ny emballasje og AI-drevet kalibrering driver et paradigmeskifte i RF frontend-design. Integrerte ADCs er ikke lenger en ettertanke, men det sentrale elementet som gjør det mulig å digitale antennearrangementer og ekstreme båndbredder i morgendagens trådløse nettverk. Som Ericsson noterer i sitt 6G radiodesign hvitt papir, flytte til et all-digitalt antennegrensesnitt med integrerte konvertatorer forventes å være et definerende kjennetegn for neste generasjons luftgrensesnitt. De neste fem årene vil disse teknologiene bevege seg fra forskningslabber til volumproduksjon, omforme hvordan vi kobler sammen.