Înțelegerea microprocesoarelor nanoscale

Microprocesoarele nanoscale sunt circuite integrate construite cu caracteristici tranzistor măsurate în nanometri și miliarde de metri de metru. Miniaturizarea neobosită prezisă de Moore țis Law] a condus caracteristici de dimensiuni de la micrometri până la sub-10 nm noduri. La aceste dimensiuni, presupunerile fizicii clasice care au ghidat proiectarea de chipuri anterioare se rup, iar efectele mecanice cuantice devin dominante. Astăzi, puterea de vârf a unui transistor mai mic și puterea de calcul fără precedent, dar introduce și limite fizice fundamentale care necesită în întregime strategii de inginerie noi.

Marile provocări în ce priveşte reducerea numărului de persoane

1. Curenţi cuantici de tunel şi scurgeri

Atunci când oxizii de poarta tranzistor sunt doar câţiva atomi groşi, electronii pot să sape prin stratul izolant chiar şi atunci când tranzistorul ar trebui să fie . . . . Acest tunel cuantic creează curenţi de scurgere indezirabili care deşeuează energia şi generează căldură. Pe măsură ce lungimile porţilor se micşorează sub 10 nm, probabilitatea de tunelare creşte exponenţial. Inginerii combat acest lucru prin trecerea la un conţinut-dielectric-high [] mare-k]) materiale şi porţi metalice, dar chiar şi aceste soluţii ajung la limite. Puterea de scurgere reprezintă acum o fracţiune semnificativă de consum total de energie a chipului, complicând managementul termic şi viaţa bateriei în dispozitivele mobile. IEEE SFER SFER SFER că tunelarea este unul dintre obstacolele principale în extinderea CPMOS convenţionale scalare dincolo de 2 nm.

2. Disiparea termică și densitatea de putere

Pe măsură ce tranzistorii se încarcă mai dens, căldura generată pe suprafaţa unităţii creşte brusc. În chipurile nanoscale, densitatea de putere poate depăşi cea a unui nucleu reactor nuclear. Metodele tradiţionale de răcire până la căldură şi ventilatoarele devin inadecvate. Punctele fierbinţi de pe die pot provoca tulburări de performanţă, fiabilitate redusă şi eventual defectarea. Problema este combinată cu cu curenţii de scurgere (descrisi mai sus) care generează căldură chiar şi atunci când cipul este inactiv. Inovaţii precum empate de răcire microfluidică, distribuitoare de căldură bazate pe grafene şi senzori termici pe cip, dar fiecare soluţie adaugă costuri şi complexitate. ]MIT Tehnologie Review subliniază că gestionarea căldurii la scară nano-neoptimizează proiectarea circuitului, ambalarea şi răcirea sistemului.

3. Precizia producției și reticența

Pentru o mare diapozitiv, dar ca noduri, ca număr de straturi critice, numărul de straturi critice multiple, şi marja de eroare se apropie zero. O singură particulă de praf poate distruge zeci de tranzistori. Tehnicile avansate de litografie cum ar fi ultraviolete extreme (EUV) litografia oferă rezoluţia necesară, dar costurile echipamentului depăşesc 150 milioane dolari per instrument. Variaţiile în gravare, depunere şi dopaj duc la defecte care reduc randamentul producţiei de chipsuri funcţionale pe vafă. Pentru o mare die ca un accelerator AI, randamentele sub 80% pot face produsul imposibil de realizat din punct de vedere economic.

4. Interconectarea întârzierilor și efectelor parazitare

În timp ce scalarea tranzistorilor accelerează logica, firele care le conectează se numesc interconectări nu scară la fel de favorabil. Ca și subsecțiuni de sârmă se micșorează, creșterea rezistenței și cuplarea capacitivă crește. Acest lucru creează întârzieri ale RC care pot domina performanța generală a circuitului. La nodurile nanoscale, întârzierea în interconectări lungi poate fi mai mare decât timpul de comutare tranzistor. În plus, intertalul între firele adiacente poate provoca probleme de integritate a semnalului. Industria explorează metalele cu grad scăzut de reziliență, cum ar fi cobaltul și nitenul, dielectricele de gap și conexiunile optice, dar acestea rămân experimentale sau costisitoare pentru a se integra.

5. Variabilitate dispozitiv și fiabilitate

La scară nano, mici diferenţe la nivel atomic devin semnificative. Fluctuaţii aleatorii ale dopanţilor, rugozitatea marginilor liniilor şi variaţiile grosimii oxidului determină trecerea pragurilor tranzistor de la un dispozitiv la altul. Această variabilitate face dificilă garantarea marjelor de sincronizare şi a bugetelor de putere pe un cip. În timp, instabilitatea temperaturii prejudiciare (ITB) şi injectarea de către carrie la cald degradează performanţa tranzistorului, scurtarea duratei de viaţă a chipurilor. Designerii trebuie să includă benzi de protecţie şi coduri de corectare a erorilor, dar aceste tehnici de deşeuri şi energie. Fiabilitatea la nodurile avansate este o preocupare crescândă pentru automobile, aerospaţia şi aplicaţii medicale în care eşecul nu este o o opţiune.

6. Limitări materiale

Siliconul a fost calul de lucru al microelectronicii timp de decenii, dar la nanoscale proprietăţile sale devin limitate. Mobilitatea electronică se degradează în canalele de siliciu subţiri, iar bandapul se îngustează, crescând scurgerile. După ani de cercetare, industria s-a transformat în siliconul condiţionat, canalele de siliciu-germaniu (SiGe) pentru tranzistori de tip p şi semiconductoarele complexe III-V (cum ar fi arsenidul de galiu indiu) pentru tranzistori n-tip. Totuşi, integrarea mai multor materiale pe un singur cip este costisitoare şi introduce mecanisme noi de defect. După 1 nm, chiar şi aceste materiale exotice nu pot fi suficiente, stimulând cercetarea în materiale 2D cum ar fi ]graphene şi şi ] dichalcogenide metalice de tranziţie (TMDs).

Soluţii şi Direcţii de Cercetare actuale

Tehnici avansate de litogramă

Litografia EUV la o lungime de undă de 13,5 nm a permis nodurile 7 nm și 5 nm. Instrumentele EUV de generație următoare (deschidere US) promit să împingă rezoluția până la 1 nm sau mai jos. Între timp, tehnicile multi-modelare (modelare dublă autoaliniată, modelare cvadruplă) permit instrumentelor actuale să imprime caracteristici mai fine, deși cu costuri și complexitate mai mari. EE Times] observă că adoptarea EUV se accelerează, dar transputul și mascabilitatea rămân dificile.

Materiale noi pentru canale

Pentru ganglionii 3 nm și 2 nm, gate-all-around (GAA) tranzistoare cu efect de câmp (FET), folosind nanofoletele stivuite de siliciu înlocuiesc finFET-urile.Structurile GAA oferă un control electrostatic mai bun și o scurgere redusă. Privind în continuare înainte, nanotuburile de carbon (CNT) oferă transport aproape-balistic și ar putea depăși siliciul performat la lungimile porții sub-10 nm. Cercetare recentă în domeniul electronicii naturale demonstrează tranzistoare CNT cu curent mare și curent scăzut, deși alinierea și puritatea rămân obstacole.

Integrare 3D și proiecte Chiplet

În loc de scalare tranzistoare tot mai mici, unele companii sunt stivuirea mai multe dies pe bază de verticala3D integrare[] . Folosind prin-T-Tiros vias (TSV) și legături hibride. Această abordare reduce lungimile de interconectare, îmbunătățește lățimea de bandă, și poate amesteca diferite tehnologii de proces (de exemplu, analogic, digital, memorie) într-un singur pachet. Chiplets, în cazul în care un procesor mare este compus din mai mici se leagă prin ambalaje avansate, sunt utilizate în prezent în produse cum ar fi AMDS EPIC și Intel . Acest lucru se adaugă unele probleme de litografie și randament prin integrarea mai mici, mai mari-ielding moare. Cu toate acestea, managementul termic în stivuite moare este mai complex, iar standardele lanțului de aprovizionare sunt încă în evoluție.

Calculare cuantică și dincolo de CMOS

În timp ce scalarea convenţională se confruntă cu diminuarea returnărilor, calcularea cuantică exploatează suprapoziţia şi încurcarea pentru a rezolva anumite probleme exponenţial mai rapid. Procesoarele cuantice necesită quabits . De obicei, realizate din circuite supraconductoare, ioni prinşi sau quabits spin de siliciu care operează la temperaturi criogenice. Ele nu sunt înlocuiri directe pentru microprocesoare clasice, dar pot accelera volumul de muncă specific, cum ar fi criptografia şi descoperirea de droguri. Între timp, dincolo de -CMOS dispozitive cum ar fi spin-transfer-torque MRAM, comutaţii rezistiv amintirile (RRAM) şi circuitele neuromorfice analogice sunt dezvoltate pentru a gestiona mai eficient sarcinile AI de mare capacitate a datelor. Aceste tehnologii nu urmează Legea Moore în sensul tradiţional, ci oferă noi modalităţi de a continua creşterea performanţei de calcul.

Viitorul microprocesoarelor nanoscale

Foaia de parcurs internațională pentru dispozitive și sisteme (IRDS) sugerează că scalarea convențională a COMOS de siliciu va atinge nivelul în jurul nodului 1 nm, posibil până în 2030. După aceea, progresul se va baza pe inovația materialelor, ambalarea avansată și îmbunătățirile arhitecturale. Putem vedea ]integrarea heterogenă în care chipleții construiți pe diferite materiale

O direcție promițătoare este utilizarea a TFE de capacitate negativă (NC-FET)[ care utilizează un strat feroelectric pentru a amplifica tensiunea porții, permițând tensiuni de alimentare mai mici și putere redusă. O altă variantă este adoptarea motoarelor de scară wafer-% din plachete fabricate ca un singur chip (de exemplu, Cerebras) ținând cont de maximizarea suprataxării fără a fi depăşită de comunicarea inter-die. Provocările de scalare nu sunt de nedepăşit, dar necesită o abordare multi-pronged care combină fizica, știința materialelor, proiectarea circuitelor și inovarea în ambalare.

Concluzie

Microprocesoarele de calarit la nanoscale au adus ca rezultat o crestere extraordinara a performantei si eficientei, dar calatoria este plina de obstacole. Tunelul cuantic, disiparea termica, precizia productiei, intarzierile de interconectare, variabilitatea dispozitivului si limitarile materiale toate se intensifica ca dimensiuni ce scad la cateva miliarde de metri. Industria raspunde cu un set bogat de instrumente: litografie EUV, tranzistoare GAA, integrare 3D, chiplets, si paradigme noi de calcul, cum ar fi cuantic si calcul neuromorfic. In timp ce era scalarii geometrice pure poate fi incheiata, era ] scalarea functionala .