În proiectarea de circuite digitale de mare viteză, menținerea integrității semnalului este primordială pentru a obține o transmisie de date fiabilă. Printre cele mai pervazive și perturbatoare probleme este reflectarea semnalului

Înțelegerea reflexiilor semnalului

O urmă de PCB se comportă ca o linie de transmisie atunci când timpul de creștere al semnalului este mai scurt decât întârzierea de propagare de-a lungul liniei (de obicei, atunci când lungimea de urmă depășește o zecime din lungimea electrică a semnalului). În astfel de cazuri, tensiunea semnalului și curentul propagându-se ca un val electromagnetic, ghidat de urmă și calea de întoarcere. Impedanța instantanee observată de acest val este impedance caracteristică a liniei (Z0), determinată de geometrie și proprietăți materiale. Reflecții apar ori de câte ori valurile întâlnesc o zzity

Reflecțiile provoacă interferențe constructive și distructive de-a lungul liniei, producând forme de unde de semnal distorsionate care pot încălca bugetele de sincronizare și pragurile logice. Sursele comune de discontinuități impedanță includ modificări de lățime, tranziții ale stratului (vias), curbe ascuțite, coturi și terminații inadecvate. Înțelegerea acestor cauze este primul pas spre atenuarea sistematică.

Tehnici cheie pentru reducerea la minimum a reflexiilor de semnal

1. Impedanță meciuri prin design controlat

Cea mai fundamentală tehnică este de a proiecta fiecare linie de transmisie astfel încât impedanța caracteristică se potrivește impedance sursă (de obicei impedanța de ieșire a conducătorului auto) și impedance sarcină. Design impedance controlat necesită selecție atentă a lățimii urmelor, grosimea cuprului, înălțimea dielectrică și constanta dielectrică materială (Dk). Pentru urme mono-endate, impedance-uri țintă comune sunt 50

Utilizați un calculator de rezolvare a câmpului sau impedance (cum ar fi cele din Altium Designer, Cadence Allegro, sau Polar SI9000) pentru a contabiliza constrângerile de strat și toleranța PCB. Specificați controlul impedance pe desenul de fabricație și necesită testarea cupoanelor de la casa de bord. Fiți atenți la rugozitatea cuprului și influențele masca de lipit, care pot reduce Z0 cu 1

Legături externe: Instrumente de Texas: Reflecții ale liniilor de transmisie și Alțiu: Controled Impedance PCB Design.

2. Strategii de încetare adecvate

Rezistențele de oprire absorb energia semnalului care altfel ar reflecta la sarcină sau sursă. Alegerea topologiei de terminare depinde de tipul de semnal, disiparea de putere și cerințele de sincronizare.

  • Terminarea serialului:[ Plasați un rezistor (R s) la sursă, între șofer și urmă, cu o valoare egală cu Z0 − R driver (impedance de ieșire a conducătorului auto). Aceasta se potrivește cu sursa de la linia, prevenind prima reflexie. Sarcina încă vede un semnal de full-swing după întârziere de mers pe jos. Potrivit pentru punctele-la-punct, link-uri de putere scăzută. Valorile comune: 22
  • Paralel (plul-up/pusl-down) terminare:[ Plasați un rezistor la sarcină la sol sau V tt (tensiune de terminare). Valori egale Z0. Simplu, dar consumă curent continuu. Adesea utilizat pentru autobuze cu un singur capăt, cum ar fi liniile de date DDR.
  • Terminarea venei:[ Două rezistențe (R1 la V tt, R2 la sol) care prezintă o impedanță paralelă egală cu Z0 în timp ce se stabilește o tensiune de prejudecată.
  • Terminarea AC: Un condensator în serie cu un rezistor paralel la sarcină, care trece DC în timp ce se termină frecvențele înalte. Utile pentru reducerea consumului de energie din curent continuu.

Selectaţi terminarea în etapa de proiectare şi verificaţi cu simulări IBIS. Pentru autobuze bidirecţionale, ia în considerare de terminare dinamică (de exemplu, ODT în memorie DDR).

Link extern: Maxim integrat: Tehnici de încetare a activității pentru semnale digitale de mare viteză.

3. Controlat de urmărire Routing

Layout-ul fizic influenţează direct consistenţa impedanţei. Urmaţi aceste orientări:

  • Evitați discontinuitățile de impedanță: Păstrați lățimea de urmă constantă pe toată lungimea.Orice modificare
  • Minimizează cioburile:[ Un ciot este un scurt impuls de pe urma principală; acesta acționează ca o discontinuitate rezonantă. Semnale critice de rută fără cioburi, sau păstrează lungimile de cioburi sub 1/10 din lungimea semnalului de creștere timp electric. Pentru toologiile T-ramul (de exemplu, distribuția ceasului), utilizați compensații de impedanță atente sau tampoane active.
  • Optimizați curbe: Utilizați colțuri sau arcuri circulare de 45° în loc de 90° colțuri. Curbe unghiului drept crește capacitatea și provoacă o picătură de impedanță de moment; de asemenea, creează cuplare. Pentru viteze extrem de mari (≥10 Gbps), utilizați curbe acaride pentru a compensa capacitatea.
  • Manage vias:[ Fiecare prin introducerea unei capacitanță (pad-to-plane) și inductanță (barrel). Pentru a minimiza reflecțiile, utilizați anti-paduri mai mici, reduceți prin lungimea ciobului (părți neutilizate de back-drill) și plasați solul prin intermediul unui semnal prin intermediul pentru a oferi o cale de întoarcere de joasă promptitudine. Pentru semnale diferențiale, păstrați prin intermediul simetric.
  • Menține o distanță constantă pentru a returna avioanele:[ Evitați rutarea peste regiuni de teren divizate sau slotate. Dacă trecerea unei părți este inevitabilă, adăugați condensatori de cusut.

4. Semnale diferenţiale

Diferite perechi imbunatati in mod inerent integritatea semnalului prin anularea reflectiilor si zgomotului in modul comun. Impedanta diferentiala este determinata de distanta si cuplarea intre cele doua urme. Pentru a minimiza reflectiile in perechi diferentiale:

  • Mențineți decalajul (deviațiile) constant (e) și lățimea (w) de-a lungul întregii rute. Chiar și variațiile mici (de exemplu, la tampoanele conectorilor) degradează impedanța.
  • Mențineți lungimea de potrivire într-o toleranță strictă (tipică ≤5 ps skew) pentru a evita conversia în mod comun, care creează reflexii neintenționate.
  • Utilizaţi distanţa controlată între perechi pentru a evita intersectarea, dar asiguraţi-vă că spaţiul intra-pereche este consistent pentru controlul impedanţei.
  • Se termină diferențial (un singur rezistor R diff = Z diff între cele două urme) sau se utilizează despărțirea cu un al treilea rezistor pentru modul comun, în funcție de standard (de exemplu LVDS, HDMI, USB).
  • Evitaţi 90° îndoituri în perechi diferenţiale; utilizaţi curbe acarieni simetrice pentru a păstra ambele picioare egale lungime şi menţine impedance.

Link extern: Intel: Diferențial Peir Routing and Descărcări .

5. Optimizarea de livrare de putere și cale de întoarcere

Discontinuitatile de impedanță provin adesea de la căile de întoarcere perturbate. La frecvențe înalte, curentul de întoarcere a semnalului curge direct sub urma semnalului pe planul de referință. Dacă planul de referință are un decalaj, slot sau împărțit, curentul trebuie să detureze, crescând inductanța buclei și creând o reflexie. Asigurați-vă că o cale de întoarcere continuă, cu impedanță scăzută prin utilizarea unor planuri terestre dedicate (fără scindări sub urme de mare viteză). Pentru tranziții ale straturilor, plasați terenul de cusut prin intermediul semnalelor prin intermediul unei bucle de întoarcere scurte. Utilizați multiplele prin intermediul unei bucle de întoarcere în paralel pentru a reduce inducția.

In plus, integritatea puterii afecteaza integritatea semnalului. Zgomotul excesiv de puternic al liniei de alimentare poate sa se reproduca in linii de semnal, producand probleme de sincronizare si artefacte de reflectie. Decupleaza reteaua de distributie a energiei electrice (PDN) cu condensatori si avioane adecvate pentru a mentine impedanta redusa in gama de frecventa de interes.

Simulare și validare

Chiar și cu linii directoare de proiectare riguroase, PCB multistrate complexe beneficiază de simularea pre-layout și post-layout. Utilizați timp-domeniul reflectametrie (TDR) simulare (sau măsurători TDR reale pe prototipuri) pentru a identifica discontinuități de impedance. Modelele IBIS pentru drivere și receptoare pot fi utilizate în instrumente SI (HyperLynx, HSPICE, ADS) pentru a prezice forme de reflexie și diagrame oculare. Setle pe valorile de terminare și parametrii stivapup înainte de fabricare; costurile de re-spin depășesc cu mult timp de simulare.

Etapele principale de simulare:

  • Extragerea urmelor S-parametre din aranjament folosind un solutor de câmp 2D/3D.
  • Se introduce o terminare ideală și reală pentru a verifica amplitudinea și marjele de timp.
  • Verificaţi dacă reflecţiile induse de intersecţie
  • Efectuați analiza Monte Carlo pentru a ține cont de toleranțele de fabricație în lățime urme, grosimea dielectrică, și factorul tech.

Concluzie

Reflecții de semnal minimizare în urmele digitale de mare viteză PCB necesită o abordare holistică: proiectare controlată impedance, deconectare corectă, rutare disciplinată, semnalizare diferențială și gestionarea meticuloasă a traseului de întoarcere. Fiecare tehnică completează celelalte; neglijarea uneia provoacă adesea probleme în altă parte. Prin integrarea acestor practici în faza de proiectare timpurie