โครงสร้างการกระตุ้นพลังงานในฟพแก ระบบดิจิทัล

การบริโภคพลังงานเป็นปัจจัยสําคัญในระบบดิจิตอลของ FPGA โดยเฉพาะสําหรับโปรแกรมที่มีพลังงานแบบพกพา และมีประสิทธิภาพของพลังงาน กลยุทธ์การชดเชยพลังงานที่มีประสิทธิภาพ สามารถขยายอายุอุปกรณ์และลดค่าใช้จ่ายในการดําเนินการ บทความนี้ทําการสํารวจเทคนิคที่ใช้ร่วมกันเพื่อปรับแต่งพลังงานในการออกแบบ FPGA

การลดพลังงานแบบไม่ตายตัว

พลังที่ไม่ตายตัวส่วนใหญ่จะเนื่องมาจากมีการสลับกิจกรรมใน FPGA เทคนิคต่าง ๆ เช่น การเปลี่ยนนาฬิกา และการรู้แจ้งการออกแบบ ช่วยลดการสลับที่ไม่จําเป็น นาฬิกา gdates ปิดการใช้งานนาฬิกา ให้เป็นโมดูลที่ไม่ได้ทํางาน ลดการปรับเปลี่ยนพลังงาน และการใช้โดยรวม

การ กลั่น กรอง และ การ กลั่น กรอง ความ ถี่

การ ปรับ ความ ดัน และ ความ ถี่ ใน การ ทํา งาน ของ ระบบ ให้ สั้น ลง อาจ ทํา ให้ การ ใช้ พลัง งาน ลด ลง ได้ อย่าง มาก.

การปรับค่าทรัพยากร

การจํากัดทรัพยากรอย่างมีประสิทธิภาพ เกี่ยวข้องกับการเพิ่มตรรกะ, ความจํา, และการลดความเหมาะสมในการใช้พื้นที่ใช้งานของ FPGA

เครื่องมือจัดการพลังงาน