Table of Contents
Sự ổn định của hệ thống điều khiển là cơ bản cho hoạt động an toàn và hiệu quả của mọi thứ từ robot công nghiệp đến phương tiện tự động. hai tham số liên quan ảnh hưởng nghiêm trọng đến sự ổn định này là tỷ lệ kiểm soát và chậm máy tính. trong khi thường được xem xét riêng biệt, hiệu ứng kết hợp của chúng có thể tạo ra sự khác biệt giữa một phản ứng có tính toán tốt và dao động nghiêm trọng. bài báo này cung cấp một trong những tham số liên quan đến mức độ mẫu và chậm ảnh hưởng đến sự ổn định hệ thống tính toán.
Cơ bản của tỷ lệ mẫu trong việc kiểm soát số
Trong bất kỳ hệ thống điều khiển số nào, người điều khiển đọc các phép đo cảm biến [FLT: 1), tính toán một hành động điều khiển, và xuất một lệnh tại khoảng thời gian riêng lẻ. Tần số cập nhật là [FLT:] [FLT:] ) [FT: 1], thường được diễn tả trong phần mềm. Tốc độ mẫu cho phép phản ứng của bộ điều khiển thường trong tiến trình thay đổi. Nói chung, tần số người điều khiển có khả năng tăng tốc độ [FL:] [FL:] [FL:4] [FT:5] [FT] [FT:5] [FT].5].
Theo lý thuyết của Nyquist-Shannon
Một điều bắt buộc cơ bản về mức mẫu là từ Định lý mẫu [FLT: 1]: để tái tạo chính xác một tín hiệu liên tục, tần số mẫu phải được gấp đôi các thành phần tần số cao nhất hiện có trong tín hiệu. Trong hệ thống điều khiển, điều này có nghĩa là tỷ lệ mẫu phải lớn hơn gấp đôi chu vi của hệ thống [FLT: 1] thấp hơn. rơi bên dưới ngưỡng này dẫn đến việc giải mã, nơi tín hiệu tần số cao nhất giả dạng nhiễu thấp, và hiệu độ ổn định thấp. Thường thì tỷ lệ mẫu mẫu cao hơn 20 lần so với lề đã muốn đóng băng.
Để có thể lặn sâu hơn vào tiêu chuẩn Nyquist, đề cập đến bài viết Wikipedia về định lý mô phỏng Nyquist–Shannon .
Sự chậm trễ tính toán: Nguồn và đo lường
Tính toán trễ, thường được gọi là thời gian bỏ ra đầu ra hay đã chết, là thời gian trôi qua khi một bộ đo cảm biến được lấy mẫu cho đến khi kết quả kiểm soát tương ứng được áp dụng. Sự chậm trễ này xuất phát từ nhiều nguồn:
- Trễ thu và chuyển hóa: ) Thời gian để số hóa tín hiệu cảm biến (ADC chuyển đổi).
- Sự giao thông: chậm trễ trên xe buýt (CaN, Ethernet, SPI) hoặc liên kết không dây.
- Thời gian thực hiện [FLT:] Thời gian tính toán để kiểm soát các thuật toán, lọc và logic.
- Trễ chuyển hóa ra ngoài: [FLT-nalog số (DAC) trì hoãn trình điều khiển thời gian hoặc bộ kích hoạt.
Sự trễ tính thường được diễn tả như một phần nhỏ của chu kỳ mẫu [FLT: 0] t ) . Trong nhiều lần thực hiện, tổng số chậm trễ được giả sử là một giai đoạn mẫu (hoặc ít) nhưng trên thực tế nó có thể thay đổi khác nhau với bộ xử lý, cắt ngắn, và tự động.
Hiệu ứng trên lề giai đoạn
Tạm dừng việc đưa ra một khoảng thời gian trôi qua ) tần số ) [FLT: 1], giai đoạn chậm ) ) ) là [FLT:] [FLT:] thời gian đơn giản [FLT:] [FLT:] [FLT:]] [FLT:]] khả năng chậm [FLT:]]; trong một vòng điều khiển, giai đoạn này làm giảm sự ổn định thời gian phụ:]. Trong thời gian [FLT: 30 độ], sự chậm trễ đôi chút, vì tần số sóng âm hoặc tần số nhỏ có thể trở thành chậm trễ hơn.
Sự xen kẽ giữa tỷ lệ mẫu và khả năng ổn định
Tỷ lệ mẫu và tính toán trễ không phải tự lập. Tăng tốc độ mẫu (đã tăng [FLT: 0] t) [FLT: 1] [FLT:] [FLT: 3] thường làm chậm lại, nhưng có thể tăng tải điện toán, có khả năng kéo dài tổng số chậm trong thời gian tuyệt đối. Ngược lại, giảm tốc độ mẫu thử nhưng tăng cường độ hiệu quả giữa các phép đo và kiểm soát, sự phản ứng bị tổn thương.
Từ một quan điểm kiểm soát rời rạc, hành vi của hệ thống được phân tích bằng [FLT: 0] [FLT: 1] [FLT:] [FLT:] [FLT: 2] [FLT:] kỹ thuật đóng dấu]. Các cột đóng, di chuyển với thời gian mẫu và chậm. Một quy tắc của ngón cái là sự chậm trễ tổng số nên nhỏ hơn khoảng một phần mười thời gian thống nhất để giữ ổn định. Trong nhiều sách giáo khoa [FL:], ngân sách [FL: t] trì hoãn được chấp nhận [FT], [FL] khi thử: 5] khi một phần nhỏ ví dụ quá chậm có thể được thể diễn tả một số mẫu quá nhanh, vì tỷ lệ quá thấp, có thể tăng tốc độ dẫn đến mức độ an toàn năng.
Tính toán giai đoạn
Những nhà thiết kế đôi khi sử dụng sự bồi thường theo giai đoạn hoặc dự đoán Smith để chống lại tác động của sự chậm trễ. tuy nhiên, những phương pháp này có giới hạn. Ví dụ, một Smith dự đoán dựa trên một mô hình thực vật chính xác; lỗi mô hình có thể gây ra sự bất ổn định. bộ lọc chống làm trơn, trong khi cần thiết, cũng phải đưa ra sự chậm trễ giai đoạn và phải được tính trong ngân sách trễ.
Các đường dẫn Thiết kế và Đường kẻ
Việc tô màu tỷ lệ mẫu và sự chậm trễ là một vấn đề đa mục tiêu. Những bảng sau tóm tắt những đánh đổi:
| Parameter | High Value | Low Value |
|---|---|---|
| Sample Rate | Faster response, better disturbance rejection, higher computational load, tighter delay budget | Lower computational load, larger phase margin erosion per delay, increased quantization error |
| Computational Delay | Degrades phase margin, limits achievable bandwidth, may require compensation | Better stability, allows higher sample rates, more expensive hardware |
Chọn tỷ lệ mẫu dựa trên động năng hệ thống
Một phương pháp có hệ thống bắt đầu với việc xác định tần số tự nhiên của hệ thống và mong muốn vòng tròn khép kín. Đối với hệ thống thứ hai, tốc độ mẫu nên là ít nhất 10 lần tần số tự nhiên chưa được thu hẹp. Đối với hệ thống với các hệ thống có nhiễu cảm biến, quá trình tạo và giảm độ phân giải có thể cải thiện mà không tăng tỷ lệ kiểm soát vòng mẫu. Kỹ sư cũng phải cân nhắc khả năng thực hiện thuật toán điều khiển trong khoảng thời gian mẫu; điều này thường đặt giới hạn trên theo tỷ lệ mẫu.
Trễ tính toán tối thiểu
Để giảm sự trễ:
- Dùng phần cứng với hệ điều hành xác định (v. d., hệ thống cổng có thể lập trình được, FPGAs, hoặc hệ điều hành thời gian thực, RTOS).
- Mã tối ưu hóa bằng cách giảm các hoạt động toán học (v. d., số học cố định, tìm kiếm bảng).
- Cảm biến đường ống thu thập bằng tính toán khi có thể.
- Chọn giao thức liên lạc với độ trễ (v. d., QPRI thay vì I2C).
Một tài nguyên thực tế về chương trình thời gian thực có sẵn từ [FLT: 0]OSDev trang hệ thống thời gian thực .
Việc nghiên cứu về khả năng ổn định thất bại
Người máy: kiểm soát mực nước cao
Trong robot hợp tác, vòng điều khiển mô-men xoắn thường chạy ở 1–10 kHz. Một sự chậm trễ tính toán của 50 phần triệu giây (0.05m) đã giới thiệu một sự trễ mùa âm tiết ở 100 Hz, giảm lề giai đoạn theo nhiều độ. Nếu bộ xử lý bị quá tải và thời gian lặp thay đổi, kết quả có thể gây ra sự suy giảm chu kỳ hoặc rung động nghe. Các nhà thiết kế phải cẩn thận xác lập hồ sơ thời gian thực hiện thời gian và thêm lề thời gian.
Không gian: Hoạt động điều khiển bay
Hệ thống điều khiển bay (theo từng giây) cần thiết thời gian xác định cực kỳ chính xác. Tốc độ mẫu của 400–800 Hz là phổ biến, và sự chậm trễ tổng vòng lặp phải dưới 2–3 phần nghìn giây. Sự chậm trễ của chỉ thêm một phần nghìn giây do tải xe buýt hoặc CPU nặng đã dẫn đến dao động cơ (PI) trong một số mẫu thử nghiệm máy bay. Một số mô phỏng kích hoạt và phần cứng là bắt buộc.
Để đọc thêm về lề điều khiển, xin xem [FLT: 0] Báo cáo kỹ thuật NASAS: Dịch vụ kiểm soát tính chất và lề cố định .
Ý kiến cấp cao: Tốc độ mẫu biến và hệ thống đa kênh
Một số bộ điều khiển hiện đại sử dụng tỷ lệ mẫu để tải bộ xử lý thích nghi, nhưng điều này đưa ra khả năng không tiên đoán. Hệ thống đa mức sử dụng tỷ lệ mẫu khác nhau để kiểm soát các vòng (v. d., vòng thời gian hiện thời nhanh, vòng thời chậm hơn bên ngoài). Khả năng tương tác bí danh và chậm giữa tỷ lệ phải được phân tích cẩn thận bằng các phương pháp đa dạng z-transform.
Cơ bắp và ảnh hưởng của nó trên tính bền vững
Cơn bão trong khoảng thời gian thử hay chậm có thể gây hại nhiều hơn là một sự chậm trễ cố định vì nó đưa ra các chế độ không tuyến tính và có thể kích thích các chế độ độ độ độ độ độ độ độ độ độ độ độ độ tần số cao. Hệ điều hành thời gian thực với dự án dự phòng có thể giảm sự bối rối, nhưng việc xử lý ưu tiên cẩn thận và xử lý khó khăn. Đối với hệ thống thời gian thực, sử dụng thiết bị thời gian rảnh để kích hoạt phần mềm tự động hóa.
Kết luận
Tốc độ kiểm soát mẫu và trì hoãn tính toán là những đòn bẩy đôi mà các kỹ sư phải cân bằng để đạt được kiểm soát ổn định, hiệu quả cao. Một mẫu cao hơn cải thiện sự đáp ứng nhưng thắt chặt các ngân sách tính toán. giảm thiểu tỉ lệ mẫu thích hợp, giảm thiểu sự chậm trễ qua tính hiệu suất và tính năng ổn định sử dụng cả hai hệ thống giả lập. Cuối cùng, một hệ thống kiểm soát mạnh là một sự chậm trễ mẫu, và thuật toán được đáp ứng các yêu cầu hoạt động.
Đối với những ai tìm kiếm một phương pháp toán học hơn, Hiệp hội Kiểm soát Hệ thống IEE xuất bản giấy tờ trên các hệ thống chậm thời gian riêng lẻ; một ví dụ là [FLT: 0] "Stable phân tích hệ thống kiểm soát mẫu-Data với sự chậm trễ nhập ".