Sự tiến hóa của vi xử lý trong mạng

Ngành công nghiệp mạng đã trải qua một sự chuyển đổi sâu sắc trong vòng hai thập kỷ qua, được thúc đẩy phần lớn bởi sự tiến bộ trong thiết kế vi xử lý. các bộ điều chỉnh và công tắc sơ bộ đầu tiên dựa trên CPU và hệ thống thông tin chung chạy trên CPU, điều này nhanh chóng trở thành một máy chặn chai như là một nhu cầu băng thông bay cao hơn. Ngày nay thiết bị mạng lưới tiếp theo của bộ xử lý rất chuyên dụng mà tải lên các bộ xử lý gói, mã hóa và quản lý giao thông từ CPU chính. những cải tiến này đã thay vì là một lớp bị động, các bộ đường dẫn hiện đại và bây giờ chuyển đổi trong việc kiểm tra sâu sắc, một cách kiểm tra chất lượng và chất lượng thực sự, kết quả là một hệ thống cơ sở hạ tầng lớp nhỏ (G)

Những cải tiến chủ chốt đang điều khiển những tuyến đường và những cái chuyển đổi tiếp theo

Kiến trúc đa điểm và đa điểm

Xu hướng hiển thị nhất trong cách mạng tiến trình đổi mới là sự chuyển đổi từ một chấm đơn và nhiều mẫu. Thiết kế Chip kết hợp hàng chục đến hàng trăm lõi xử lý trên một cái chết, mỗi lõi xử lý một dòng hay điều khiển riêng biệt. Cách tiếp cận song song này giảm đáng kể độ mở rộng và tăng tốc độ cho ứng dụng thứ nhiều băng thông như video, thời gian thực, và chức năng mạng ảo. Các công ty như[FL: 0] Đối phó với chức năng phân phối [FT: 0] [FL: FT: 1] và [L: Trong] [L] đã giới thiệu với các thiết bị truyền tải, và dịch vụ mạng ảo, có khả năng chuyển đổi nhiều chức năng, và hiệu suất ảo, có khả năng tạo ra nhiều chức năng tương tự.

Tăng tốc phần cứng với mục lục và APC

Trong khi CPU đa vị cung cấp tính toán tổng quát, nhiều công việc mạng được lợi ích từ gia tốc phần cứng tận tụy. Điện Trường Đại học Điện tử Điện tử Điện tử Điện tử (FPGAs) cung cấp một mặt bằng nhiều tiện ích: chúng có thể được cấu hình lại để thực hiện các đường ống xử lý tự chọn, động cơ mã hóa, hoặc phân loại giao thông. Ví dụ, ứng dụng- đặc trưng (ASBCC) có hiệu quả hơn nữa bằng cách cố định các chức năng quan trọng nhất. Như việc tìm kiếm bảng trước, tải cân bằng, và điều khiển bộ xử lý độ phức tạp (t) và mã hoá thư mục thư viện tối ưu (t) của máy bay, cấu trúc thư viện Cisco 1, một trong các công cụ có thể sử dụng để điều khiển phần cứng của phần mềm cố định, và tương tự: [Ft giảm thiểu hiệu quả của việc kiểm soát sức nặng của các thiết bị, và giảm thiểu tốc độ tiềm năng của máy bay, và cũng có thể kiểm soát tiềm năng của máy bay.

Tính năng bảo mật tích hợp ở cấp Silicon

Bảo mật đã trở thành ưu tiên hàng đầu trong thiết kế mạng, và các bộ vi xử lý hiện đại gắn các tính năng bảo mật mạnh vào phần cứng. Những bộ phận này bao gồm các cơ chế khởi động bảo mật xác nhận sự toàn vẹn về phần mềm điện tử, động cơ giải mã phần cứng cho máy IPSec/TS, và các bộ xử lý vi xử lý vi xử lý nội bộ hiện thời phân tích các hệ thống nhận dạng gói tin và tải trong thời gian thực. Chẳng hạn, các cơ chế khởi động đáng tin cậy của ARM xác định sự quản lý hệ thống điều hành trong bộ xử lý, tách biệt các giao thức mật khẩu quan trọng từ các tiến trình xử lý ít được tin cậy hơn. Trong khi đó, nhiều bộ xử lý mạng mạng bao gồm các mô- đun riêng (cơ quan quản lý an ninh hỗ trợ thiết bị truy cập) tại mỗi đường dây bảo mật, không cần thiết bị chuyển đổi mật cũng có khả năng mã hoá tập tin tưởng, nhưng cũng tạo một hệ thống mã hóa tập tin tưởng tượng nhỏ hơn hệ thống mã hóa tập tin tưởng và hệ thống công ty vi mô- vi mô- vi mô- vi mô- vi mô- vi mô- vi mô- vi mô

Ảnh hưởng trên mạng hiệu suất và hiệu quả

Giảm độ trễ và tăng cường số lượng

Hiệu suất đạt được từ sự đổi mới vi xử lý được dịch trực tiếp sang các bộ đo lường mạng. Với sự tương đương đa chiều và tăng tốc phần cứng, các bộ mô phỏng tiếp theo có thể xử lý hàng triệu gói tin mỗi giây với độ phân giải xác định nhanh như 500 nano giây. Sự cải tiến này là quan trọng đối với ứng dụng nhạy như giao dịch độ cao và độ cao, điều khiển V2 (v. x- oc- tt- tt- tt- tt) và điều khiển công nghiệp. Hơn nữa, hệ thống quản lý hàng đợi tiến bộ và trước giao thông, thực hiện trong các thuật toán silicon, hơn là hiệu chỉnh phần mềm theo dòng, ngay cả dưới tải trọng lượng lớn. Đối với hệ thống định dạng phần mềm, thành phố Broad+2 chuyển đổi sang hệ thống truyền thống 6- 0- pp- pp- x- x- 1 trong khi thiết kế không thể duy trì được.

Quản lý năng lượng và nhiệt năng

Ngoài mục tiêu hoạt động thô, năng lượng đã trở thành mục tiêu thiết kế chính. Trung tâm dữ liệu và các trang máy tính phải giảm thiểu tiêu dùng điện năng để kiểm soát chi phí hoạt động và gặp các mục tiêu bền vững. Các tiến trình vi xử lý chỉ ra điều này thông qua sự tăng cường năng lượng cao, tần số năng động, và sử dụng tiến trình nhỏ hơn nút (v. d. 5nm và 3nm). Nhiều bộ vi xử lý mạng lưới kết hợp các trạng thái ngủ không dùng năng lượng và máy gia tốc khi giao thông thấp, trong khi vẫn còn thức trong vòng vài giây để xử lý sự gia tăng tốc độ. Lấy thí dụ, [FL: 0DMM] 4NMMMM [FM] làm cho mạng lưới thông minh: dùng năng lượng hóa năng lượng để tăng tốc độ sử dụng một số thiết bị điều khiển và cải tiến hơn 90% các tiến bộ xử lý thông tin lỏng trên 90 lần.

Các chương trình và nghiên cứu về trường hợp trên thế giới

Name

Các nhà cung cấp đám mây quy mô lớn là những người đầu tiên trong số những người nhận dạng mạng vi xử lý mạng kế tiếp. Các công ty như Google, Amazon, Microsoft triển khai các bộ vi xử lý ARICs và công cụ có thể lập trình để xử lý giao thông Đông-West trong trung tâm dữ liệu của họ. Mạng Google Jupiter phụ thuộc vào nền tảng bán dẫn bán đĩa silicon (các máy tính xách tay) kết hợp nhiều bộ xử lý ARM với các bộ xử lý phần cứng để làm việc và tải. Cấu trúc này cho phép Google chạy một mạng phẳng, không chặn lại, mà có hệ thống mạng lưới này có hơn một trăm ngàn máy tính xách tay với các máy vi tính phụ, tương tự như vậy, hệ thống thông minh của Microsoft sử dụng các máy tính năng lượng thông minh để duy trì tốc độ điện tử ảo.

Cổng ra và tính toán cạnh

Tại cạnh mạng, các thiết bị vi xử lý hiệu lực các thiết bị định vị nhỏ, gọn, có khả năng điều khiển các thiết bị xử lý và chuyển đổi năng lượng có thể xử lý dữ liệu cục bộ trước khi gửi nó vào đám mây. Những thiết bị này thường sử dụng các cấu trúc không hợp nhất ARM Cortex-A lõi cho các công việc điều khiển máy bay với đơn vị xử lý theo chiều dọc và cổng ra công nghệ. Trong một trường hợp thông minh, thiết bị cảm biến NX- Lớp L21X2- 1, có thể phát hiện 16 hệ thống kết hợp với phần cứng và A72 với các thiết bị tăng tốc độ tăng tốc độ và chuyển tiếp, làm cho nó lý tưởng là 5Grs và cổng ra công nghệ I. Trong một trường hợp như vậy, có thể phát hiện các gói cảm biến trên bảng điều khiển, và các gói thứ 2 dựa trên thiết bị phát hiện các gói hàng nghìn phiên bản thiết bị, và không cần thiết bị kích hoạt động chậm trễ hơn một trình phục vụ điều khiển và hỗ trợ lý lặp lại trên máy chủ.

Sự khủng hoảng tương lai và kỹ thuật chế tạo

AI và máy học tăng tốc

Sóng lớn kế tiếp trong bộ vi xử lý mạng là sự kết hợp của máy gia tốc AI đã đóng góp. Những đơn vị này có thể thực hiện phân loại dữ liệu thời gian thực, phát hiện bất thường, và tối ưu hóa năng động bằng cách sử dụng mô hình học sâu. Thí dụ, [FLT: 0] NVIDIA BlueField [Field] ] bộ xử lý dữ liệu xử lý dữ liệu thời gian thực (DP) kết hợp các thiết bị CPU với thiết bị trung tâm hỗ trợ cơ chế độ học giọng nói kiểu máy gia tốc độ 10. hoặc hệ thống định tuyến GPU, cho phép hoạt động trên mạng A trong mạng Internet. Những người đi bộ tương lai có thể dự đoán các mẫu AI dự đoán và định giao thông tin bị tắc nghẽn giao thông thường xuyên (FTT: tự động) để tự động hoặc tự động hóa giao thông tự động hoặc xác định không có thể xác định dạng tấn công trên mạng lưới hành vi tính năng và hệ thống điều khiển.

Hợp nhất bằng Photoic và kiến trúc Chiplet

Để vượt qua những giới hạn vật lý của các liên kết điện, các nhà nghiên cứu đang khám phá các bộ vi xử lý quang học và điện tử quang học cho mạng. Các nghiên cứu về kỹ thuật quang học bằng silicon đã tạo ra các bộ thu siêu âm có thể tích hợp dữ liệu tại terabit mỗi giây giữa chip. Đối với bộ xử lý mạng, một bộ vi xử lý chip cho CPU, bộ nhớ và máy gia tốc được kết nối với giao diện di động tốc độ cao để chết (như là máy phát điện tử hay BoW) - Cách tiếp cận này cho phép người bán kết hợp các cấu tạo ra các cấu trúc cấu trúc mới nhất với các thiết bị tính toán học/ y học/ phức tạp nhất - không có máy gia tốc độ cao hơn, máy gia tốc đã thu nhỏ hơn. Bai đã được gọi là bộ đệm đệm đệm đệm dạng chip dựa trên đường ống dẫn UCe hoặc BoW) - ovitioning (v) - pintlering) - o devitioning (như máy tính) - pinips) - pinips) - o propers (cơ sở hữu hiệu hóa).

Kết luận

Các sáng kiến vi xử lý đang tái tạo lại cảnh quan của các bộ chuyển động mạng và công cụ mạng, cho phép hiệu suất chưa từng có, bảo mật và hiệu quả năng lượng. từ tính tương đương đa công cụ và gia tốc phần cứng để tích hợp an ninh và AI khả năng này, những công nghệ này trao quyền cho thế hệ tiếp theo của cơ sở hạ tầng số. khi ngành công nghiệp di chuyển tới 800 Gbps Ethernet, tebit-native r bánh xe, và các công nghệ đa nhiệm vụ xử lý vi mô sẽ chỉ phát triển hơn. các kiến trúc sư mạng và các kỹ sư phải thông báo về các hệ thống này để có thể đáp ứng các yêu cầu của thế giới kết nối ngày mai.