VHDI (ngôn ngữ mô tả phần cứng VHSIC) là một ngôn ngữ mạnh mẽ được dùng để mô phỏng hệ thống điện tử. Một trong những tính năng then chốt của nó là sử dụng thư viện và sử dụng điều khoản, giúp tổ chức và quản lý mô tả phần cứng phức tạp một cách hiệu quả. Hiểu cách sử dụng đúng các tính năng này là thiết yếu để ghi rõ mã VHDL.

Thư viện VHDL là gì?

Trong VHDL, thư viện là một tập hợp các đơn vị thiết kế liên quan, như thực thể, kiến trúc, gói và cấu hình. Các mật mã được dùng như các hộp chứa giúp tổ chức lại mã và sử dụng lại trên nhiều dự án. Mặc định, [FLT: 0] work [FLT: 0] thư viện được dùng cho đơn vị thiết kế đặc trưng dự án tạm thời, đặc trưng cho dự án.

Hiểu biết, dùng ông già Nô - en

[FLT: 0]use Điều khoản trong VHL được dùng để mang các đơn vị thiết kế đặc biệt hoặc các phần của gói vào phạm vi hiện thời. Tính năng này đơn giản hóa mã bằng cách cho phép truy cập trực tiếp các chức năng, loại và hằng số mà không cần ghi rõ thư viện và tên gói mỗi lần.

Dùng thầy thông giáo

Điều khoản cơ bản của một mệnh đề sử dụng là:

Hãy dùng thư viện tên. Bun- ga- ri tên tên người dùng;[FLT: 1]

Ví dụ, để sử dụng intric st ) gói ) từ [FLT:] thư viện , bạn viết:

use eee.numeric std.all;

Những thực hành tốt nhất để dùng các thư từ và dùng các lời chúc

  • Luôn tuyên bố những thư viện cần thiết ở phần đầu của tập tin VHDL.
  • Dùng từ khoá [FLT: 0] [FLT: 1] để nhập khẩu mọi phần tử từ gói khi thích hợp.
  • Hãy đặc biệt dùng các điều khoản để tránh xung đột về tên tuổi.
  • Tổ chức mã của bạn bằng cách nhóm lại với nhau sử dụng các điều khoản liên quan.

Ví dụ về mã VHDL có tổ chức

Đây là một ví dụ đơn giản minh họa việc sử dụng thư viện và dùng các mệnh đề:

library eee;

use eee.std logic 1164.all;

use eee.numeric std.all;

Ví dụ thực thể là

Cổng (a, b: in std logic setor(3 xuống 0);

Tổng: out std logic tor(4 xuống 0);

ví dụ cuối;

Hành vi kiến trúc của ví dụ là

Tín hiệu một int, b int: chưa ký(3 xuống 0);

bắt đầu

int < = chưa ký (a) ;

b int < = chưa ký (b);

Tổng số

hành vi cuối;