Các mạch phản hồi là thành phần cơ bản trong ứng dụng FPGA, được dùng cho việc đếm các sự kiện, tạo ra tín hiệu thời gian, và tạo sự chậm trễ. Thiết kế cả hai bộ đếm đồng bộ lẫn bàn tiện ích đều đòi hỏi sự hiểu biết về sự khác biệt và phương pháp thực hiện. Hướng dẫn này cung cấp một phương pháp tiếp cận từng bước để thiết kế các quầy này một cách hiệu quả.

Các đối số đồng bộ

Các máy đếm ngược đồng thời cập nhật trạng thái của chúng cùng một lúc trên cạnh đồng hồ. Điều này làm cho chúng dễ đoán hơn và dễ điều khiển hơn. Thiết kế bao gồm việc sử dụng các nút lật được kết nối trong một cấu hình đặc trưng để đếm trong nhị phân hay các chuỗi khác.

Bước để thiết kế một máy đếm đồng bộ:

  • Xác định chuỗi đếm và số bit cần thiết.
  • Chọn dạng của fop-fops (e.g., D, T, JK).
  • Thiết kế logic kết hợp cho đầu vào lật dựa trên trạng thái hiện tại.
  • Kết nối tung cánh trong chuỗi, đảm bảo mỗi đầu ra của lật nguồn cung cấp cho giai đoạn tiếp theo nếu cần.
  • Xác nhận hệ thống điện và xác nhận hoạt động của nó qua mô phỏng.

Phản công ngang ngược

Các phản hồi bàn tán, cũng được biết đến như là các phản hồi gợn sóng, cập nhật các bang của họ một cách có vẻ khác nhau. Kết quả lật ngược sẽ gây ra hiệu ứng lật tiếp theo, gây ra hiệu ứng gợn sóng. chúng đơn giản hơn nhưng ít dự đoán hơn các máy đếm đồng thời.

Bước để thiết kế một máy đếm bàn tiện:

  • Hãy quyết định số bit và số đếm.
  • Kết nối lật cánh trong chuỗi, với mỗi lật lật kích hoạt bởi đầu ra trước của một.
  • Cấu hình các cánh lật để bật/tắt xung đồng hồ.
  • Kiểm tra mạch qua mô phỏng để đảm bảo hành vi đếm đúng.

So sánh và ứng dụng

Các máy đếm đồng bộ được ưu tiên cho ứng dụng tốc độ cao do thời gian có thể đoán trước. các máy đếm bàn tiện lợi đơn giản và phù hợp với các công việc tốc độ thấp nơi sự phức tạp và tốc độ ít quan trọng hơn.

Chọn giữa hai điều này tùy thuộc vào những đòi hỏi cụ thể của ứng dụng FPGA, bao gồm tốc độ, sự phức tạp và tiêu thụ điện năng.