Thiết kế giao diện kỹ thuật số tốc độ cao cần thiết sự chú ý nghiêm ngặt để giữ sự truyền dữ liệu không có lỗi như là sự tăng tốc độ đồng hồ và dữ liệu thông qua tính năng tăng tốc độ ghi chép. Tại tốc độ đa-gigabit, thậm chí là sự bất toàn nhỏ trong một bảng mạch in (PCB) bố trí hay sự lựa chọn thành phần có thể dẫn tới sự suy giảm tín hiệu nghiêm trọng, hậu quả là lỗi nhỏ, giảm bớt nhiễu và hệ thống không ổn định. Các kỹ sư phải sử dụng một tập hợp kỹ thuật tổng hợp từ sự lựa chọn vật chất và khả năng kiểm soát để cân nhắc cẩn thận và hủy bỏ. Bài này cung cấp một hướng dẫn toàn diện để giảm thiểu tín hiệu trong thiết kế tốc độ cao, bao gồm các nguyên nhân cơ bản, đã chứng được chứng minh và tốt nhất.

Giảm bớt tín hiệu

Sự thoái hóa tín hiệu bao gồm bất kỳ thay đổi nào trong độ lớn của tín hiệu kỹ thuật số, thời gian, hoặc hình dạng khi nó truyền từ trình điều khiển sang nhận. ở tần số cao, hiệu ứng ký hiệu không đáng kể ở tốc độ thấp hơn trở thành thống trị.

  • Sự can thiệp của Elctro (EMI) ) – nguồn nhiễu bên ngoài kết hợp với dòng truyền.
  • Crosstel ) – ipactiive and wecippingive interited interited intertromination giữa các dấu nối liền nhau.
  • [FLT: 0] Sự phân hủy [FLT: 1] – sự khác biệt giữa tính chất kết nối và tải, nguồn, hoặc mối liên kết, gây ra sự phản ánh.
  • Hiệu ứng da và mất điện ) – ở tần số cao, dòng điện tập trung vào bề mặt điều khiển, tăng cường kháng cự, trong khi phần dưới hấp thụ năng lượng như nhiệt.
  • Tiếng chuyển đổi không gian (SSN) ) – điện áp dao động trong năng lượng và máy bay mặt đất do những người có nhiều thời gian nhất thời.

Mỗi yếu tố góp phần làm giảm tỷ lệ tín hiệu và thời gian (SNR) và lề thời gian. Đối với hoạt động đáng tin cậy, các nhà thiết kế phải đảm bảo rằng toàn bộ sự thoái hóa vẫn nằm trong ngưỡng đã chỉ định. Hiểu rõ những cơ chế này là bước đầu tiên để thực hiện biện pháp đối phó hiệu quả.

Công nghệ hoá khoá để giảm thiểu hiệu ứng

1. Thiết kế thiết bị chống tăng kiểm soát

Giữ một tính chất nhất quán dọc theo toàn bộ đường dẫn của tín hiệu là tối quan trọng. Phản ánh xảy ra tại bất cứ điểm nào khi sự thay đổi tính chất không cân bằng, như ở các đường chuyển tiếp, hoặc kết nối, hoặc kết thúc không đúng. Để đạt được khả năng kiểm soát không kiểm soát, các nhà thiết kế chỉ định theo dấu vết hình học – chiều rộng của mặt phẳng tham khảo, và vật liệu dictate tương đối có khả năng (Dk) – sử dụng các giải quyết trường hoặc các công thức giải quyết.

Các hệ thống truyền tải thông thường bao gồm các siêu nhỏ (cratrip trên một lớp bên ngoài với một máy bay tham chiếu bên dưới) và dây sọc (dấu bánh kẹp giữa hai đường thẳng tham khảo). Đường kẻ cung cấp khả năng bảo vệ và cửa sổ thấp hơn, nhưng phải tăng giá cả giả định sớm hơn, và nhà sản xuất PCB nên kiểm tra tính năng hoạt động trên phiếu thử nghiệm. Tiêu chuẩn mục tiêu cho dòng đã chọn là 50 i, còn các cặp vi phân thường là 90, 100, hoặc 85, tùy theo giao diện (v. d. USB, 3D, 3D.I., PCI., PCI.

Dùng máy tính không được kiểm tra hay công cụ mô phỏng (v. d., cực Si9000, Ansys Q2D) giúp xác định độ rộng và khoảng cách cần thiết. Cũng quan trọng để xem xét hiệu ứng của mặt nạ bán kính — sự liên tục dictmenting có thể giảm khả năng bị vi phạm 2–5 không tính. Nhiều nhà tạo bản tạo ra cung cấp « tuned » nơi các lớp bên trong được sửa chữa sẵn. [L: 0] Hướng dẫn sử dụng điện tích [FL: 1] để kiểm soát tốc độ tối đa.

2. Động tác gây nghiện thích đáng

Sự kết thúc hấp thụ năng lượng của các tín hiệu phản ánh mà nếu không thì sẽ đi qua đi lại, tạo ra tiếng chuông và tiếng vọng quá mạnh.

  • Kết thúc: Một bộ đối kháng được đặt trong chuỗi (cho trình điều khiển) bằng sự khác biệt giữa đầu ra của trình điều khiển và tính chất bị hỏng của dòng. Thông thường được dùng cho các dòng chỉ đến điểm như tín hiệu đồng hồ hoặc chỉ một lần. Nó giảm độ phản ánh và giới hạn hiện tại khi nạp.
  • Đóng gói: ) Một đối thủ cần mặt đất (hoặc VCC) tại đầu nhận, khớp với dòng bị xâm nhập. Có hiệu lực cho dòng dài nhưng làm tăng cường quyền lực DC.
  • Chương trình kết thúc: Một chuỗi tụ điện và kéo đối kháng tại máy nhận. Nó chặn DC trong khi chấm dứt tín hiệu AC, giảm điện năng; lý tưởng cho các xe buýt tốc độ cao như bộ nhớ DDR.
  • Kết thúc câu hỏi: Hai đối kháng (một đến VCC, một để mặt đất) tại người nhận, song song với dòng không thay đổi. Thường được dùng trong diginging hoặc đặt một điện áp chung.

Đối với cặp vi phân, việc chấm dứt phải được áp dụng qua cặp (v. d., một đối kháng 100 - dòng dương và tiêu cực). Việc không thể chấm dứt đúng là một nguyên nhân dẫn đến vấn đề phản ánh tín hiệu. [FLT: 0] Bài viết về các kỹ thuật tắt [FLT: 1] đưa ra một sự so sánh thực tế cho mỗi phương pháp.

3 Tín hiệu khác nhau

Tín hiệu khác nhau truyền dữ liệu qua hai dấu vết bổ sung — một không bị gián đoạn — với bộ nhận cảm nhận sự khác biệt điện áp. Cách này đưa ra nhiều ưu điểm cho giao diện tốc độ cao:

  • Từ chối truyền thông:) Các cặp tình nhân can thiệp điện từ tương đương nhau vào cả hai dòng và hủy bỏ, cải thiện khả năng miễn dịch tiếng ồn.
  • Đã tái tạo EMI:) Các dòng chảy ngang nhau nhưng ngược lại tạo ra hủy bỏ từ trường, giảm bức xạ.
  • Các lề nhiễu cao hơn:) bộ nhận tín hiệu phát hiện các dao động điện áp nhỏ, cho phép hoạt động điện năng thấp hơn với tốc độ cao.

Các quy tắc khác nhau là cơ bản để giữ cho cặp cặp được gắn chặt (tiểu đồ điều khiển), tương ứng với nhau trong một vài triệu (để giảm thiểu mực ống dẫn), và tránh 90 độ sẽ tạo ra sự lệch định vị. Cặp này nên được định tuyến qua một trình tham chiếu liên tục, và chuyển tiếp giữa các lớp cần thiết bằng cách cân bằng. [FL: 0] [FL: 0] Hướng dẫn vi phân [FT] [FT] để duy trì tính trung thực tốt nhất.

4. Theo dõi Quản lý Dài và Bố trí Làm báp têm

Bố trí vật lý trực tiếp ảnh hưởng đến sự thoái hóa tín hiệu. Dấu vết ngắn làm giảm tốc độ tăng tốc và chậm, nhưng trong các bảng phức tạp, đôi khi cần thiết để đi vòng quanh các chướng ngại vật. Những thực hành sau giúp bảo tồn chất lượng tín hiệu:

  • Tương ứng với:) Đối với các buss song song (DDDR, MIPI) và các cặp vi phân, sự khác biệt chậm gây ra skew. Hãy dùng dấu vết rắn để khớp chiều dài, nhưng giữ cho độ rộng của con rắn ít nhất ba lần chiều rộng dấu vết để giảm thiểu phạm vi kết nối nhau.
  • Hãy dùng chữ thường dùng [FLT: 1) mỗi từ [FLT: 1) để giới thiệu sự kết hợp và giới thiệu. Để có tín hiệu tốc độ cao, hãy dùng lại khoan để loại bỏ thông qua các ống dẫn, hoặc dùng microvias để chuyển đổi lớp.
  • Máy bay tham chiếu Continuous: ) tránh cắt đất hoặc máy bay điện dưới dấu tốc độ cao. Các chốt này tạo ra sự khác nhau và tăng vòng dẫn đầu. Nếu máy bay tách rời không thể tránh khỏi, hãy đi theo tín hiệu chỉ bằng cách khâu hoặc nối lại.
  • Điều khiển đường dẫn trở lại: tín hiệu tốc độ cao nên có một đường trở về không bị gián đoạn trực tiếp bên dưới chúng trên một máy bay bên cạnh. Bất kỳ gián đoạn (v. g., khe trên mặt đất) buộc dòng điện phải đi vòng, tăng độ dẫn và giảm dần tín hiệu.
  • Giữ các vùng: ) duy trì sự tách biệt giữa các dấu tốc độ cao và các dấu hiệu khác hoặc các tín hiệu tương tự khác. Một quy tắc ngón cái là 3 đến 5 lần chiều rộng vết (3W đến 5W) để giảm khả năng truy cập chéo.

Công cụ thiết kế PCB như Mentor PADS, Cadence Allegro, và Altium Designs bao gồm các bộ quản lý ép buộc để thiết lập độ dài, khoảng cách, và các yêu cầu tính trung lập. [FLT: 0] Giấy tờE trên bố trí có tốc độ cao cung cấp thêm những cái nhìn sâu sắc về bố trí mô phỏng.

Các thực hành tốt nhất thêm

Sự toàn vẹn và sức mạnh

Phân phối điện thấp là cần thiết cho mức điện áp ổn định và giảm nhiễu. Dùng nhiều đường dẫn cho kết nối điện và mặt đất, và nơi tách các điểm tụ điện gần mỗi điểm kẹp năng lượng của IC. Một mặt phẳng mặt đất tận tâm và một mặt phẳng điện năng, với sự tách rời tối thiểu, tạo ra một đường dẫn giảm tốc độ cao. Để tính toán các vùng phụ thuộc vào các vùng phụ thuộc lẫn nhau để tách vùng nhạy cảm ra khỏi tiếng ồn chuyển đổi số.

Khiên cứu và cứu hộ

Bảo vệ ngoài bao vây (can) xung quanh các khối tần số cao, giảm hiệu ứng phát ra và bảo vệ chống EMI bên ngoài. Trên máy tính này, bảo vệ các dấu vết có đường may bị khóa có thể cung cấp lá chắn giữa các đường dọc với tốc độ cao. Đối với giao diện đặc biệt nhiễu như tín hiệu đồng hồ, định tuyến chúng như là dây sọc (giữa hai máy bay) để cấu hình trường điện từ.

Chọn vải

Tài sản điện tử — yếu tố phân tách chủ yếu (Df) và dicterion (Dk) – ảnh hưởng đáng kể đến sự mất tín hiệu ở tần số cao. Tiêu chuẩn FR-4 có độ Df ~ 0,02, gây ra mất tích đáng chú ý trên 5 GHz. Để có tốc độ dữ liệu cao hơn (v. d., 25 Gbps và xa hơn), vật liệu thấp như Roger 43B hay Isola Tachyon được khuyến khích. Những vật liệu này có dạng dạng dạng thấp hơn và dạng Df thấp hơn, giảm mạnh hơn, giảm tốc độ xử lý và tốt hơn.

Mô phỏng và phân tích trước

Trước khi cam kết một bố trí máy PCB, chạy mô phỏng trước khi giảm tốc độ để đánh giá các chồng chồng chéo, tìm kiếm các giá trị địa lý và kết thúc. Công cụ như HyperLynx, SiSoft QSI, hoặc Ansys SIwave cho phép các nhà thiết kế mô hình S- pameters và sơ đồ mắt. Việc tách ra và mô phỏng có thể xác định các điểm vấn đề — như thông qua các biến động hoặc đối xứng với các thiết kế không ngừng chạy — tiết kiệm được nhiều dự án tăng tốc độ cao. Nhiều dự án hiện thời áp dụng một "sự tạo thành tích hợp lệ" để hiệu lực tín hiệu hiệu toàn vẹn tại mỗi giai đoạn.

Kết luận

Thiết kế giao diện kỹ thuật số với sự thoái hóa tín hiệu tối thiểu đòi hỏi sự kết hợp chặt chẽ các nguyên tắc kỹ thuật điện và việc thực hiện PCB cẩn thận. Điều khiển tính không hiệu quả, chấm dứt thích hợp, phân biệt các thiết kế và tối ưu hóa cấu hình nền tảng. Thêm vào đó, sự chú ý đến tính toàn vẹn về vật chất, và mô phỏng sẽ đảm bảo hiệu suất hoạt động mạnh xuyên qua nhiệt độ và các biến thể sản xuất. Khi tỷ lệ dữ liệu tiếp tục tăng, những kỹ thuật này không chỉ trở thành thực hiện tốt nhất, mà còn trở thành những thao tác hệ thống đáng tin cậy. Bằng cách áp dụng các phương pháp được nêu ra ở đây, các nhà thiết kế có thể đạt được sự liên lạc không có lỗi và sự mở rộng của các sản phẩm điện tử số.